logism电路仿真实验(三)——串行加减法器、先行进位加法器、阵列乘除法器、ALU运算器组成实验

实验说明

首先打开的“运算器实验3.circ”文件，找到对应的子电路完成下面的设计任务。
运算器实验3.circ”文件中的组件名称中带“★”表示一定不要改动，带“☆”表示必做。带“◎”表示选做。

1.多位串行加法器和多位可控加减电路的设计

实验目的
掌握一位全加器、多位串行加法器、多位可控加减电路的实现逻辑。熟悉Logisim软件的基本功能，在Logisim中实现多位串行加法器、多位可控加减电路。
实验内容

（1）设计完成8位串行加法器

在logisim中打开“运算器实验3.circ”文件，在对应电路中完成8位串行加法器电路的设计。 并仿真验证设计的正确性。
设计思路：输入Xi和Yi各8位数，检测结果是否溢出后再进行输出

（2）设计完成8位可控加减法器

在打开的“运算器实验3.circ”文件中找到“☆8位可控加减法器”子电路，完成8位可控加减法器的设计。并仿真验证设计的正确性。
设计思路：输入Xi和Yi各8位数，选通端Sub为0时做加法，为1时做减法，检测运算结果是否溢出后再进行输出

2. 快速加法器的设计

实验目的
掌握快速加法器中先行进位的原理，掌握Logisim中子电路的使用。
实验内容

（1）设计4位先行进位电路

进位链相关知识：

设计思路：输入Xi和Yi各8位数，选通端Sub为0时做加法，为1时做减法，检测运算结果是否溢出后再进行输出

（2）利用设计的4位先行电路构造4位快速加法器

构造原理：

设计思路：利用4位先行电路

（3）利用4位快速加法器构造16位的快速加法器

构造原理：

设计思路：利用4位快速加法器

（4）利用16位的快速加法器构造32位的快速加法器

3. 不带符号五位阵列乘法器设计

实验目的
掌握阵列乘法器的实现原理，能在logisim中绘制阵列乘法器电路。
实验内容
利用已经设计完成的“5位乘法与门阵列电路”，设计完成不带符号的5位阵列乘法器。
并仿真验证设计的正确性。

3.1 横向进位无符号阵列乘法器：

对角线法线方向可以并发：

时延分析：

3.2 斜向进位无符号阵列乘法器：

时延分析：

3.3 对比结果

逻辑电路:

4.加减交替法阵列除法器设计

实验目的
掌握阵列除法器的实现原理，能在logisim中绘制阵列除法器电路。
实验内容
以下两个电路我没整明白，跑不通，希望有大佬可以解答一下^ ^

1.完成一位可控加减单元的电路设计

2.利用一位可控加减单元完成不恢复余数的4位阵列除法器

5. 多位算术逻辑单元ALU设计

实验目的
理解ALU的基本组成，掌握Logisim中的运算组件的使用方法，熟悉多路选择器的使用；利用自己设计的32位快速加法器和Logisim中的组件设计完成指定功能的ALU单元。

实验内容

（1）设计32位ALU单元

利用自己设计的32位快速加法器和Logisim中的组件设计完成指定规格的32位ALU单元

（2）ALU自动测试

利用“ALU自动测试”电路测试ALU各种运算功能的正确性。
芯片引脚与功能描述如下表所示：