- 博客(6)
- 收藏
- 关注
RSS订阅原创 SATA PHY层调试笔记
phy层传输时，FPGA host端例化的GT核时RXCLK_OUT和TXCLK_OUT速率不一样，SATA进行大数据传输时会出错。可以使能GT核的TX BUF和RX BUF，RXCLK用TXCLK_OUT，再添加时钟校准序列，用SATA协议的对齐原语Align作为校准序列。
2026-02-02 21:03:30
39
原创 vivado Quad SPI IP核的AXI Lite总线读写寄存器，时序笔记
主机端读从机数据的时候：araddr、arvalid发送读地址，arready从机握手接收完成 ，然后主机等待从机rvalid、rdata有效，主机发送rready给从机握手，接收成功。Quad_SPI IP核的AXI_Lite总线是从机（s_axi_lite），主机端应该用m_axi_lite。主机写数据的时候，写数据地址通道和写数据通道必须同时发送，不能够分开。
2026-01-28 14:26:50
241
1
原创 win10和linux的vscode关联vivado，quartus。win10的vscode关联ISE
vscode关联quartus: "/snap/code/187/usr/share/code/code" -g %f:%l。ubuntusoftware安装的vscode目录在：/snap/code/187/usr/share/code。vscode关联vivado: code -g [file name]:[line number]vscode关联win10下的vivado，quartus，ISE。vscode关联linux下的vivado，quartus。
2025-11-02 11:17:17
289
原创 ISE 14.7综合不过但是又无报错
在ISE14.7综合编译的时候遇到弹出这个窗口，点击关闭之后，综合就会显示红❌，这个时候不要慌，看看控制台没有报错，显示了successful就说明ise已经综合成功了，这是ISE软件的BUG。这时只需要右键综合点击rerun 然后再stop，再然后force process up-to-date，就可以了。然后再继续implement就行了。
2023-07-28 18:46:57
884
1
原创 vscode相同变量高亮，相同字段不高亮设置
所有的m_axis_data_tdata会高亮，而m_axis_data_tdata_fft的m_axis_data_tdata不会高亮。"editor.wordHighlightBackground":"#063ef7",//修改选择相同代码后的颜色。"tab.activeBackground": "#b8b9988c",//当前选项卡背景颜色。"comments": "#08a14a" // 注释。//单击，相同变量高亮，相同字段不亮。可以将鼠标放到那个颜色的位置。//双击，相同字段高亮。
2023-04-30 08:50:35
3925
4
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人