一个会飞的小苏-CSDN博客

原创复旦微FMQL的DDR读写，32bit写，8bit读

【代码】FMQL的DDR读写，32bit写，8bit读。

2024-02-29 17:31:59 453 2

ZYNQ的启动模式：（1）JTAG启动模式[MIO5：MIO4：MIO3]设置为000（2）Nor mode:[MIO5：MIO4：MIO3]设置为001（3）NAND mode:[MIO5：MIO4：MIO3]设置为010（4）QSPI启动模式[MIO5：MIO4：MIO3]设置为100（5）SD Card启动模式[MIO5：MIO4：MIO3]设置为110根据实际需求选择对应的启动方式进行测试，同时JTAG chain Routing需要选择1为独立模式。PL端的JTAG口和P

2024-01-11 11:40:15 507 2

原创 ZYNQ多中断（定时器中断&PS_UART中断）的实现

ZYNQ双中断的实现

2023-11-24 15:58:20 699 1

原创 ZYNQ 利用PS端串口远程更新Boot_flash程序

ZYNQ通过PS端串口远程更新flash

2023-11-24 11:56:21 1045 2

原创 AXI_GPIO中断

【代码】AXI_GPIO中断。

2023-11-10 11:20:09 160 1

原创 EMIO GPIO中断

【代码】EMIO GPIO中断。

2023-11-09 17:34:16 57 1

原创 PS端DDR全地址读写（指针操作）

【代码】PS端DDR全地址读写（指针操作）

2023-11-09 13:47:22 297 1

原创 FPGA DDR3测试

DDR3的内存空间计算：DDR3分为行地址、列地址、Bank地址三个，除此之外还有数据线，对此对于DDR3的内存空间计算为(2^Row_addr x 2 ^Column_addr x 2 ^Bank_addr)*data_num。如行地址为16，列地址为11，Bank个数为3，数据线为8的DDR的内存空间为：2 ^16 x 2 ^11 x 2 ^3=2 ^30= 1073741824=1024M=1 Gb。再与数据线相乘为8Gb,为1GB。对于DDR的驱动时钟为400M时，时钟分频系数设置为4:1时，此

2023-04-28 15:27:09 618

原创 ZYNQ_PS_DDR全地址读写测试

【代码】ZYNQ_PS_DDR全地址读写测试。

2023-04-23 17:08:36 1131

原创 AD9653调试

专业术语：（1）125MSps:表示的ADC的采样速率（conversion rate）表示一秒钟采集到的点数最大是125M；（2）对于AD9653来说：输入被采样的模拟信号的时钟范围为20M~1000MHz；（3）AD9653采用LVDS接口输出需要采集到的模拟信号的数字量；（4）DCO：ADC的数据采集时钟；在高电平进行采样；（5）FCO：ADC的帧同步时钟，为了同步每次采集到的数据帧（8bit每帧）；（6）采样时钟：采样时钟的时钟最大为125M；（7）SPI端时钟信号最大为50M；（

2023-03-31 11:52:31 2628