沐羽冰汐-CSDN博客

原创 FPGA 电路开发入门实验

实验1：项目创建、编译和下载学生实验：用1个拨码开关控制所有的LED灯亮灭 bdf图：实验效果：实验2：FPGA译码器组合逻辑学生实验：1、放置2个2-4译码器模块，则总共有2组SW，每组2个，2组LED，每组4个，每组 SW分别控制其对应的LED组。 bdf图：实验效果： • 2、参照代码，设计一个3-8译码器，完成类似的拨码开关实验。注意代码中的信号宽 ...

2021-07-14 16:35:23 136

module Verilog1( CLK, // clock RST, // reset IN, // input EN, // EN OUT); // output input CLK; input RST; input IN; input EN; output OUT; parameter ST_0 = 0; parameter ST_1 = 1; parameter ST_2 = 2; parameter ST_3 = 3; parameter ST_4 = 4; reg [2:0.

2021-06-02 21:16:44 363

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

KIKO的博客

原创 FPGA 电路开发入门实验

原创 Verilog HDL新手上路学生实验

空空如也

空空如也

原创 FPGA 电路开发入门实验

原创 Verilog HDL新手上路 学生实验

空空如也

空空如也

原创 Verilog HDL新手上路学生实验