FPGA实验
文章平均质量分 93
FPGA实验
ggx990323
这个作者很懒,什么都没留下…
展开
-
FPGA实验4:带FIFO的ADDA实验
1. 实验内容本实验在FPGA实验3:DAC FIFO实验的基础上完成把DAC输出模拟信号自环给ADC的模拟输入ADC使用25MHz的时钟信号采样ADC的输出的数据信号,用ILA抓取观察波形用VIO配置频率字,分别生成1MHz和3MHz的DDS正弦波形,用Matlab分析频谱,验证频率的正确性2.实验步骤1. 本实验基于FPGA实验3:DAC FIFO实验做进一步实验,配置ILA参数,其余IP参数配置与实验3相同。ILA参数配置ILA观察的波形:ADC接收到的数据,DAC接收到的数据,原创 2022-04-03 14:10:54 · 1046 阅读 · 1 评论 -
FPGA实验3:DAC FIFO实验
1. 实验内容基于“DDS IP 数字波形合成DAC ” “ ADDA测试” 实验方案用MMCM 把 合成出100MHz的时钟,让DDS工作在100MHz时钟让DAC和DAC的接口电路工作在50MHz,此时DAC的采样率为50MHz在DDS和DAC接口电路之间,放置一个带独立时钟的AXI-Stream-Data FIFO,FIFO两端的时钟分别为DDS的工作时钟100MHz和DAC的工作时钟50MHz生成FIFO需要带data count信号(本实验仅用于观察,以后的实验中这些信号有用。)DD原创 2022-04-02 23:19:10 · 1855 阅读 · 0 评论 -
FPGA实验2:ADDA测试
1. 实验内容注意,AN108是34针的插头,注意其插装位置,1脚和zynq底板对齐,不要插错黑金AN108的低通滤波器通带为0-20MHz左右基于“DDS IP 数字波形合成DAC ” 实验方案,使用50MHz时钟频率,使用DAC输出正弦波。把DAC输出模拟信号自环给ADC的输入使用MMCM分频,给ADC提供25MHz采样时钟使用ILA捕获ADC的输出数据,不少于2048样点。使用Matlab分析ADC数据频谱用VIO更改频率字,生成1MHz和3MHz的正弦信号,用Matlab分析ILA原创 2022-03-26 13:45:55 · 7037 阅读 · 0 评论 -
学习AXI-Stream的时序
学习AXI-Stream的时序AXI 全称 Advanced eXtensible Interface,是 Xilinx 从 6 系列的 FPGA 开始引入的一个接口协议,主要描述了主设备和从设备之间的数据传输方式。在 ZYNQ 中继续使用,版本是 AXI4,所以我们经常会看到 AXI4.0,ZYNQ 内部设备都有 AXI 接口。其实 AXI 就是 ARM 公司提出的。AXI 协议主要描述了主设备和从设备之间的数据传输方式,主设备和从设备之间通过握手信号建立连接。当从设备准备好接收数据时,会发出 REA原创 2022-01-22 20:00:22 · 4493 阅读 · 0 评论 -
FPGA实验1:DDS IP 数字波形合成
1. 实验内容使用 Vivado的IPI工具,例化DDS IP;DDS需要能够配置频率字(相位增量);DDS工作时钟使用PL的板载50MHz时钟;使用ILA工具观察波形, 使用VIO设定频率字;在ILA的波形窗口里,观察你设定的波形的周期,验证你频率字设定的正确性;把ILA波形导出到CSV文件,波形样点长度不小于2048点,在Matlab里分析波形的频谱,验证你生成波形的正确性;使用VIO更改频率字,分别生成1MHz和3MHz的正弦波形。使用以上流程,验证你输出波形的正确性。2. 实验背原创 2022-02-20 14:27:47 · 2971 阅读 · 2 评论