lyb301-CSDN博客

原创 verilog控制TDC-gp22时间测量功能(三)：时间测量功能测试

相比于SPI通信测试的程序，只是多写了几个寄存器和多读两个结果，仅仅是代码的复制累加，本程序选择的是测量范围1，通过改变写寄存器0[13]可以设置是否校准测量，校准测量返回的是32bit浮点数(16bit整数+16bit小数)，非校准测量返回的是16bit整数，均是2的补码形式。b非校准结果：补码：0bf4，原码：0bf4，十进制3060，单精度模式（双精度模式为45ps，但只能测量start和一个stop通道的时间间隔）计算结果 = 3060*0.09 = 275.4 ns。

2024-06-21 11:10:46 1075 2

原创 verilog控制TDC-gp22时间测量功能(二)：SPI通信测试

本程序设置SCK时钟周期为30ns，可保证寄存器的正常写入和读取。如图表所示，上电复位指令为8’h50，初始化为:8'h70，写入寄存器h8x,读寄存器：hBx，x代表的是寄存器的地址，写寄存器和读寄存器的地址可在芯片手册中查询，也可查询文章第一节，举例说明，若写入寄存器0数据，即8'h80+32'hxxxxxxxx，读寄存器0数据,即8'hb0+receiver16/32bit。图中高亮标注的为用到的所有功能引脚，SPI通信测试所用到的管脚为：SSN,SCK,SI,SO,RSTN,VCC,GND。

2024-06-19 16:15:41 1916 3

原创 verilog控制TDC-gp22时间测量功能(一)：寄存器配置

回到最初目的测量时间，gp22有三个管脚分别是start,stop1,stop2三个引脚，每个stop管脚能够接收4个信号，理论上来说可以测量这三个管脚上的每个信号的任何时间差，但由于start引脚与stop引脚之间存在一个最小的时间差，一般选择给start信号让芯片进入计时状态，再让stop2-stop1，这种情况下可以让时间差理论上减小为0，在测量范围1的条件下，芯片最后的测量结果是HIT1-HIT2，通过配置[:中断引脚的配置，INT引脚低电平有效，该配置选择INT的中断原因，

2024-06-18 21:48:22 3618 3

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人