- 博客(1)
- 收藏
- 关注
RSS订阅原创 用Verilog实现数字钟
数字钟实验基本指导书内容实验目的与要求实验基本原理与功能实验主要技术指标设计步骤实验报告要求各模块代码24进制计数器60进制计数器状态调节蜂鸣器显示驱动分频器顶层连接图引脚锁定图实验基本指导书内容实验目的与要求实验目的：进一步掌握用VerilogHDL 语言编写任意进制计数器的方法，通过本次实验要充分认识到，顶层结构的设计和优化在综合设计中的重要性。实验要求：利用前面实验所学知识，设计一数字钟并在GW48 实验箱上实现。具体要求如下：1. 计时可选十二进制计时和二十四进制计时；2. 可手动校时
2021-06-09 14:16:26
27177
19
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人