m0_50982258的博客

原创 今天的学习目标之——Verilog实现仲裁器（固定优先级、RR轮询仲裁器）的设计

每天进步一点#仲裁器在FPGA中的应用非常广泛，其作用是对有限资源进行配置。当多个模块对同一资源发起需求时，此时就需要仲裁器进行抉择，决定资源的归属权。