m0_51459299的博客

原创 用Verilog HDL实现一位二进制全减器

一位二进制全减器设计首先我们来看一位全减器的真值表：其中：a（被减数），b（减数），c（低位是否向本位借位），d_out（本位运算结果），c_in（本位是否向高位借位）abcd_outc_in0000000111010110110110010101001100011111输出逻辑函数如下：d_out=(a)^(b)^(c);c_in=a'(b^c)+bc; (