计算机组成原理个人总结篇（第四章）

写下这篇博客主要是为了以后复习的时候更方便。书籍：计算机组成原理唐朔飞第3版

第四章介绍了存储器，汇编语言的存储器章节对此也做了类似的介绍，所以部分内容不做记录。

按在计算机系统的作用不同，可分为主存储器（可以和CPU直接交换信息）、辅助存储器（主存储器的后援存储器，用来存放当前暂时不用的程序和数据，不能与CPU直接交换信息）、缓冲存储器（例如CPU与主存之间，用来解决两个部件速度不匹配的问题，起到缓冲作用）。

存储容量 = 存储单元个数 * 存储字长 / 8 （B）

存储器带宽表示单位时间内存储器存取的信息量，用字节/秒或位/秒表示。

地址线和数据线的位数共同反应存储芯片的容量。例如10根地址线、4根数据线，芯片容量位2^10 * 2^2 = 2^12 = 4Kb。控制线主要有读/写控制线和片选线两种。

半导体存储芯片的译码驱动方式有线选法和重合法。线选法用一根字选择线直接选中一个存储单元的各位（一个字节），结构简单但适用于容量不大的存储芯片。重合法使用的选择线更少（X、Y方向地址译码器）。

静态RAM（SRAM）不需刷新电路（速度快，价格高）。动态RAM（DRAM）需要不断刷新电路（速度慢、价格低）。通常分为集中刷新（集中一段时间逐行刷新，死时间长（不可进行读/写操作））、分散刷新（分散到每个存取周期内完成，不存在死时间，但存取周期长了）、异步刷新（结合前两种方式，缩短死时间）三种方法。将DRAM的刷新安排在CPU对指令的译码阶段（CPU该阶段不访问存储器），从根本上提高了整机的工作效率。

ROM的原始定义为一旦注入原始信息即不能改变。

若干存储芯片连在一起组成足够容量的存储器，即存储容量的扩展。通常有字扩展、位扩展和字、位扩展（既增加存储字的数量，又增加存储字长）。

汉明码具有一位纠错能力。2^k >= n + k + 1（k为新增添的检测位数，n为欲检测的二进制代码）。检测位放在1、2、4、8……位上，每位各有一个检测的小组。按配偶原则应使对应小组中1的个数为偶数（异或）。纠错过程为对应小组异或后得到的新的检测位不能为1。

由于程序访问具有局部性，所以可以利用Cache提前存储CPU要取的信息，使得CPU直接与Cache交换信息，避免CPU无法与主存交换信息空等的情况（例如I/O设备访存期间，CPU不能访问主存），另外也可解决主存与CPU速度不匹配的问题。

任何时刻都有一些主存块处在缓存块中，如果CPU读取主存某字时该字已在缓存中，即可直接访问Cache，如果不在，需要将该字所在的主存整个字块一次调入Cache中。若Cache内容已满，即可按照一定的替换算法来确定如何移出字块及调入新的字块。写操作主要可分为写直达法（既写入主存又写入Cache）和写回法（只写入Cache不写入主存，为了识别Cache和主存数据是否一致，Cache每一块增添一个标志位（清：未修改过，一致、浊：修改过，不一致）。存在二级缓存、三级缓存，进一步提高速度。

Cache-主存地址映射有直接映射、全相联映射、组相联映射。直接映射

全相联映射

组相联映射

辅存简称外存，容量大、速度慢、价格低、可脱机保存，属“非易失性”存储器。平均寻址时间为平均找道时间和平均等待时间之和。