微机学习：第六课

课前提问的一些重点
1、80386的逻辑结构
分为CPU（IPU、IDU、EU）、BIU、MMU（SU+PU）
其中，IPU实现指令预取，IDU实现指令译码，EU实现执行功能。BIU是总线接口单元，同上文的8086。SU和PU分别实现分段（逻辑地址->线性地址）和分页（线性地址->物理地址）。
2、当两个最高位为0的两数相加，得到的最高位为1，那么OF（溢出标志位）为1。

这节课的内容真的很繁琐，但是想了想还是勇敢的写下去了，欢迎大家来纠错、补充。

Pentium微处理器
这是一个重点，主要部件需要我们能独立画出：

这是完整图，我们自己需要画出其中的几大重要部件：

Pentium的原理结构
包括12个部件，核心部件是两个流水线执行部件和浮点处理部件

重点：

先进的体系结构

1、外部数据总线为64位，数据传输量提高一倍。
2、设置代码cache和数据cache（速度高容量小的存储器），提高取指令和读/写数据的速度。
3、两条指令流水线并行运行
4、片内集成浮点运算器FPU，是流水线U的补充，采用硬件实现浮点运算。
5、采用分段和分页两级存储管理机制，存储管理方便灵活。
6、增强了信息传输准确性的检测能力和机器异常事件的处理能力，为系统的扩展提供了很好的检测和调试能力。

CISC和RISC相结合的技术

1、CISC特点：
（1）指令系统包含很多指令，并使用较少的复杂指令。
（2）多种内存寻址方式
（3）采用微程序机制实现复杂指令
2、RISC特点：
（1）指令系统只含简单而常用的指令，且指令长度相同
（2）采用流水线机制执行指令。
（3）大多数指令利用寄存器来执行，只需一个始终周期
3、Pentium：结合大多数指令采用简化指令，但仍保留一部分复杂指令并用硬件实现。

超标量流水线技术

指令流水线的组成

1、总线接口部件：
（1）控制数据总线和地址总线的信息传输
（2）最主要的操作是读取指令和存取数据
2、指令预取部件IPU
在总线空闲时从存储器读取指令放入指令预取队列
3、指令译码部件
对指令译码，送入译码指令队列
4、执行部件（控制部件）
控制两条流水线的运行

指令流水线的原理

1、非流水线方式
（1）依次执行三个操作
（2）取指令、指令译码、执行
2、流水线方式（重点）
1、重点：
Pentium的整数运算流水线最初由5级组成：指令预取级PF、首级译码级D1、二次译码级D2（形成物理地址）、执行级EX、回写级WB。
（其中，D1、D2的作用最终是形成物理地址，那么就不难知道D1、D2的作用分别是把逻辑地址转化为线性地址和把线性地址转化为物理地址。）
2、级别越多，速度越快
3、Pentium4的流水线达20级
4、Pentium的浮点运算部件也采用流水线机制运行：
（1）PF：预取
（2）D1：译码阶段1
（3）D2：译码阶段2
（4）EX：取操作数
（5）X1：浮点执行步骤1
（6）X2：浮点执行步骤2
（7）WT：写浮点数
（8）ER：出错报告

指令流水线的运行

通过这个图不难理解流水线：

首先是指令1进行指令预取（指令2准备进入流水线），然后指令1进行首次译码（指令2完成了指令预取，指令3准备进入流水线），接着指令1进行二次译码（指令2进行首次译码，指令3完成指令预取，指令4准备进入流水线）。以此类推…

这就是5级流水线，因为最多的一个周期可以一次性执行5条语句（当指令1进行数据回写时，指令2在指令执行，指令3在二次译码，指令4在首次译码，指令5在进行指令预取，指令6准备进入流水线（不算是流水线正在执行的工作））。

Pentium的超标量流水线的运行

1、标准状态下：一个处理器含一条指令流水线
2、超标量：一个处理器中有多条指令流水线。
3、指令流水线的组成：总线接口部件、指令预取部件、指令译码部件、执行部件
4、Pentium的一条指令流水线：
5级：指令预取级PF、首次译码级D1、二次译码级D2、执行级EX、回写级WB
5、Pentium中
U、V两条流水线，U——所有的整数运算，V——简单整数运算和数据交换指令

超标量
（1）以并行方式在U、V两条流水线上同时执行两条指令。
（2）在U流水线中可以执行任何指令。
（3）V流水线中只能执行和U流水线当前执行的指令符合配对规则的指令。

配对规则
1、两条指令都是简单指令（包括RISC指令）
2、互相没有寄存器关联性（不能对统一寄存器多次操作）
3、一条指令不能同时包含位移量和立即数
4、带前缀的指令只能出现在U流水线中，如：
MOV AX，AX
5、浮点运算指令不能和任何指令配对

流水线受阻的情况
U影响V，V不会影响U

超标量流水线的运行前提
（1）所有指令都是简化RISC指令
（2）V流水线总是能够接收U流水线的下一条指令。
因此，超标量流水线技术和RISC技术密不可分。

先进的分支预测技术

使用分支目标缓冲器BTB来执行预测功能

规律：
大多数分支指令转向每个分支的机会不是均等的；
大多数分支转移指令排列在循环程序段中

结论：
分支转移指令的转移目标地址是可以预测的，依据就是前一次的转移目标地址和历史状态

BTB
（1）含有1个1KB的cache，其中可以容纳256条转移指令的目标地址和历史状态
（2）历史状态2位二进制表示有4种：必定转移、可能转移、可能不专一、必定不转移。

进一步提高性能：双向分支预测。