- 博客(2)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 边沿检测原理
双边检测 用只需知道前一时钟的状态与后一时钟的状态是否不同（不关注0→1或者1→0） 使用 异或运算或 分别检测 上升沿与下降沿 在Verilog中这种典型的错误原因是FPGA内部（并不仅仅是FPGA）没有这种结构的触发器。 always@(posedge clk or negedge clk) begin ... ... ... end ...
2022-04-06 16:17:09
218
原创 Verilog中同步复位与异步复位的区别
同步复位 只有上升沿(posedge clk)一个敏感项 module top_module ( input clk, input areset, // active high synchronous reset input [7:0] d, output [7:0] q ); always @(posedge clk )begin if(reset) q<=8'b0; else ...
2022-04-05 18:44:24
1390
空空如也
modelsim仿真波形是断的？？
2022-05-11
TA创建的收藏夹 TA关注的收藏夹
TA关注的人