m0_56349117的博客

原创 virtuoso使用ams做数模混合仿真时遇到这样的问题

开始仿真后verilog写的数字模块报错.uAdder-ab0’of design unit "adder-1b’is unresolved in pxy.adder_16b:functional，貌似时因为模块之间例化出现了问题，我的adder_tree模块中例化了同一个library下的另一个adder_1b模块，但这里好像识别不了，请问各位大佬有什么办法可以解决。