- 博客(3)
- 收藏
- 关注
RSS订阅原创 verilog 握手机制学习记录
最近看了握手机制的verilog实验方式，对全握手半握手有了初步的理解，但是还有很多疑问：我学习的来源是《verilog数字系统设计技术与实例分析》、全握手机制verilog实现_数字小白的博客-CSDN博客_握手机制。疑问1 ：我认为握手的模块想一个adapter放在两个需要同步数据，但是时钟域不同的模块之间，两个模块一个接收数据，一个发送数据，那么握手的模块应该receiver端连接发送数据模块，transmitter端连接接收数据模块，但是书中相反。疑问2：有些信号要在时钟下降沿输出，..
2021-10-24 00:31:19
3134
原创 8b_10b_coder 笔记
8b_10b编码介绍：维基百科8b_10b编码标准："Standard for High Performance Serial Bus (High Speed Supplement)]," in IEEE Std 1394b-2002 (Amendment to IEEE Std 1394-1995) , vol., no., pp.1-356, 14 Dec. 2002, doi: 10.1109/IEEESTD.2002.94221.我在学习hdmi的时候不太看得懂8b_10b编码，就上网查了.
2021-10-06 02:29:36
442
原创 同步FIFO
FIFO表示先进先出，是一种存储器，要求第一个写入的数据第一个从队列中读出，而同步FIFO表示使用单一时钟来控制写操作和读操作。这是一个（功能缺失的）FIFO的示意图，写使能时将写数据传入FIFO，在读使能时将内部存储数据传出FIFO。为满足先进先出的功能，内部需要定义读指针与写指针。代码如下：module fifo_mem#(parameterFIFO_WIDTH = 8,//宽度，是一次读写操作的数据为宽FIFO_DEPTH = 32,//深度，可以存贮的数据个数FIFO_..
2021-07-20 15:24:16
463
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人