- 博客(4)
- 收藏
- 关注
RSS订阅原创 【无标题】
1、interface interface router_io(input bit clock); logic reset_n; logic [15:0] din; logic [15:0] frame_n; logic [15:0] valid_n; logic [15:0] dout; logic [15:0] valido_n; logic [15:0] busy_n; logic [15:0] frameo_n; clocking cb @(posedge c
2022-02-16 18:14:14
245
原创 【无标题】
**// control pins:** // input: reset_n - active low reset // input: clock - master clock input **// input port pins:** // input: frame_n - must be active during whole input packet // input: valid_n - valid data input // input: di - the data input // out
2022-02-16 17:38:36
103
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人