- 博客(10)
- 收藏
- 关注
RSS订阅原创 2021-07-07
来自课本6-1的实验代码module decoder3x8(din,en,dout,ex);input [2:0] din;input en;output [7:0] dout;output ex;reg [7:0] dout;reg ex;always @(din or en)if(en)begindout=8’b1111_1111;ex=1’b1;endelsebegincase(din)3’b000: begindout=8’b1111_1110;ex=1’b0;
2021-07-07 19:05:40
82
原创 2021-07-07
第一部分：实验代码第一个实验代码module MSDFF(Q , Qbar , D , C );output Q , Qbar ;input D , C ;notnot1 ( NotD ,D) ,not2 ( NotC , C) ,not3 ( NotY , Y) ;nandnand1 ( D1 , D , C) ,nand2 ( D2 , C , NotD) ,nand3 ( Y , D1 , Ybar ) ,nand4 ( Ybar , Y , D2) ,nand5 ( Y1
2021-07-07 19:00:20
69
原创 2021-07-07
第一个是modelsim20.1的联合仿真的实验在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述module fulladd(sum,c_out,a,b,c_in);output sum,c_out;input a,b,c_in;wire s1,c1,c2;xor (s1,a,b);and (c1,a,b);xor (sum,s1,c_in);and (c2,s1,c_in);or (c_out,c2,c
2021-07-07 18:52:27
64
原创 2021-07-07
1、演示在这里插入图片描述2、选择Assignment，点击Setting…在这里插入图片描述3、完成配置后在这里插入图片描述4、选择Tool，点击Run Simulation Tool中的RTL Simulation，会自动打开Modelsim(需要编译一下)在这里插入图片描述...
2021-07-07 18:39:15
74
原创 2021-07-07
第四次实验：quartus + modelsim 联合仿真1.实验目的：学习4位加法器的门级建模和Verilog Modelsim仿真2.实验工具：电脑和Quarturs软件和modlsim软件。3.实验过程：第一步：打开Quartyrs。第二步：新建“Hew Project Wizard”。第三步：将代码输入到“Venliog HDL Flie”。第四步：保存。第五步：编译。第六步：生成测试文件。第七步：进行仿真。第八步：进行调试。4.实验截图...
2021-07-07 18:32:01
62
原创 2021-07-07
第一次quartus ii 实验第一步：安装quartus ii 13.1软件(https://pan.baidu.com/s/1ZT0ovNAAZ_j3jTGzVCYfbQ)提取码：5jf2第二步：1）打开quartus软件，建立目标项目在这里插入图片描述2）在空白的操作区输入本次的代码，然后点击保存，进行下一步的项目操作。在这里插入图片描述3）通过运行看到下面的技术栏显示我们的代码没有错误，点击上面的紫色编译器开始编译。在这里插入图片描述4）这三个区域代表我们的编译运行的过程和
2021-07-07 18:24:48
87
原创 2021-06-04
一、实验目的运用Quartus软件与Modelism联合仿真二、实验内容运用Quartus软件与Modelsim软件尝试建立一个门级模型三、实验原理按照视频上的内容，书写和运行代码，完成实验和仿真四、实验工具电脑、Quartus软件与Modelsim软件五、实验过程截屏及代码实验截图：实验代码：module decoder3x8(din,en,dout,ex);input[2:0]din;input en;output[7:0]dout;output ex;reg[7:0]dou
2021-06-04 15:22:13
91
原创 2021-05-28
Modlsim实验报告六1.实验目的：下载Quartur ii软件和modlsim并进行联合仿真。2.实验内容：参今日头条老师发的视频代码，然后用quartus ii和modlsim进行联合仿真3.实验原理：建立V文件，书写和运行代码，完成联合仿真操作。4.效果演示：1：代码来源：数字电路书籍2； 文件名：fulladd.v,MSDFF.V3；测试代码试验一module fulladd(sum,c_out,a,b,c_in);output sum,c_out;input a,b,c
2021-05-28 16:32:50
64
原创 2021-05-07
一.实验目的能运用Quartus 与 Modelsim 联合仿真二.实验内容参照视频中的代码进行联合仿真三.实验原理按照视频上的内容，书写和运行代码，完成仿真四.实验工具电脑和Quartus ， Modelsim软件五.实验过程截图六.实验视频 打开哔哩哔哩搜索https://b23.tv/j3Xi8H七.实验代码module fulladd(S,Cout,Cin,A,B);output S,Cout;input Cin,A,B;wire and1,and2,and3,an
2021-05-07 23:29:20
71
原创 2021-05-07
1.实验目的：下载Quartur ii软件和modlsim并进行联合仿真。2.实验内容：参照哔哩哔哩中教程的代码，然后用quartus ii和modlsim进行联合仿真3.实验原理：按照视频上的内容，书写和运行代码，完成联合仿真操作。在这里插入图片描述4实验工具：pc机和Quartur ii软件和modlsim软件。5.实验截图：在这里插入实验截图6.视频网址，打开哔哩哔哩可搜索https://b23.tv/EvJTM77.实验代码：module fulladd(sum,c_out,a,
2021-05-07 23:21:31
79
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人