集成电路基础
集成电路制造等基础知识学习
拾陆楼
资深ICer,IC技术圈成员,拾陆楼知识星球与CSDN创作者
展开
-
如何做delay chain?
如果延迟要求,要先确定好skew和长度(在哪个corner下),然后再综合或者pr去执行都可以,手动垫buffer tree,然后再报告时序,确定长度是否满足要求,后端需要手摆buffer tree做preplace。如果没有长度要求,做短即可,那么可以写到sdc里,单独创建一个mode以长tree的形式让工具做balance。我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧!原创 2023-10-11 13:47:27 · 313 阅读 · 0 评论 -
如何获取standard cell各端口的作用
翻阅std cell的data book即可,以MUX为例,data book会告诉你这个cell的功能是几选一的多路选择器,输入pin哪些是data input哪些是select input,哪个又是输出pin,还会附带一个真值表和门级电路图。我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧?原创 2023-10-11 13:40:07 · 121 阅读 · 0 评论 -
pr为什么要remove assign?
assign命令让几个连接在一起的port写网表的时候也连在一起,这就会导致LVS的时候不同的port(不同的label),接了一样的net,会报错,所以通常会remove assign,在port上插buffer。我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧?原创 2023-09-18 12:28:02 · 674 阅读 · 0 评论 -
tsmc standard cell命名规则
CKMUX2代表二输入clock mux,D2代表驱动强度X2,6T代表row高为6track,16P96C代表gate length和poly pitch,LVT就是low voltage threshold。我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧?原创 2023-08-30 15:09:14 · 780 阅读 · 0 评论 -
电阻与方块电阻计算公式
我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧?原创 2023-08-24 10:41:21 · 541 阅读 · 0 评论 -
pvt corner / rc corner
我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧?原创 2023-08-18 10:39:37 · 405 阅读 · 0 评论 -
innovus 如何计算Gate Count?
这个命令的计算的gate count和我们理解的有些出入,通常我们认为用standard cell 总面积(去除physical only cell)/ 最小驱动二输入与非门的面积,得到的就是gate count,但innovus显然不是这么算的。module area可以用-module指定module name,默认是整个design,也可以用-standardCellOnly指定只计算standard cell 面积。gate count的计算在innovus里有专门的命令,原创 2023-07-28 09:56:52 · 576 阅读 · 0 评论 -
高层金属做power mesh如何避免via stack
选择高层metal做power mesh的关键在于厚金属,tf / lef文件很轻松能查到金属厚度,厚金属做power mesh阻抗低,不影响绕线,对ir drop十分友好,但是高层金属接到mem pg pin兴许没有via stack问题,但是接core内怎么办,这时候就需要用中间层(可以是绕线层)做过渡,浪费资源的方法可以让中间层做完整power mesh,省资源可以做短stripe,只以接高层via为中心延伸出一段。原创 2023-07-27 13:58:57 · 327 阅读 · 0 评论 -
soft ip与hard ip
ip分soft和hard两种,soft就是纯代码,买过来要自己综合自己pr。hard ip如mem和analog与工艺有关。mem的lib和lef是memory compiler产生的,基于bitcell,是foundry给的。我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧?原创 2023-07-26 17:23:46 · 1274 阅读 · 0 评论 -
车规芯片物理实现上的难度
在PR部分,车规级芯片的温度范围根据芯片工作位置不同也有所差别,最差的位置需要-40到150,除了DFM和功耗以及EM比较严格外,有些产品物理实现上对运算逻辑单元的位置也有特殊要求。DFT部分才是车规级芯片的难点,感兴趣的可以了解一下lbist,与atpg不同的是测试信号来自on chip,并不是测试平台,所以需要在芯片正常工作的情况下测试电路的正确性。原创 2023-07-05 14:27:28 · 358 阅读 · 1 评论 -
后端基础:IO cell的pre driver与post driver的区别
pre driver和post driver地共用的情况可以节省一个PAD,esd也很好,但是会有noise问题,即post driver的地会干扰pre driver部分的电路,只不过这种影响比较小,我们常见的还是两个地分开的情况,即noise很好,esd较差。又想noise好,也想esd好可以short两个地。pre driver就是接core电压的部分,一般叫VDD/VSS,post driver就是接pad的高压部分。所以power IO起到一个level shifter的作用,将高压转换为低压。原创 2023-07-03 14:27:52 · 1487 阅读 · 0 评论 -
常用的decap MOS电容版图介绍
对于图a,poly没有接任何东西,pmos部分,poly gate与接VDD的active(source drain)的重叠部分形成电容,nmos部分poly gate与接VSS的active的重叠部分形成电容,所以对于一根poly来讲这是对地和对电源的两个电容的串联,然后多跟poly并联,形成更大容值的MOS电容(电阻并联阻值更低,电容并联容值更大)。再来看图b,相比前一种,可以看作是一根poly gate拆成四根并联,这种poly接VSS/VDD的容值更大。原创 2023-06-12 11:30:42 · 2341 阅读 · 0 评论 -
半导体制造(六)组装
这种测试是在芯片分离前进行的,因此可以检测到整个晶圆上所有芯片的缺陷,节省了大量的时间和成本。具体的封装形式通常受到器件的性能和应用领域的限制。例如,一些应用需要封装在高温和高压的环境中,这就需要使用能够承受这样的环境的材料和形式。安装是组装的第一步,在这个过程中,芯片被安装到线框里,线框由矩形的安装基板和引线脚构成。如果封装不良,例如:封装不严密或者存在漏洞,环境中的气体和湿气将会影响器件内部的稳定性,从而导致电气性能的下降或设备的损坏。封装是组装的最后一步,它是将已完成的芯片和引线封装到外壳中的过程。原创 2023-06-08 15:31:46 · 386 阅读 · 0 评论 -
半导体制造流程(五)金属化
不同的金属化工艺适用于不同类型的半导体器件,选择合适的金属化工艺是半导体器件制造的关键之一。而由于半导体材料的性质,其表面没有良好的导电性和耐腐蚀性,因此需要在其表面加上一层金属,以实现与外部电路的连接。集成电路的有源器件包括扩散,离子注入和生长于硅衬底内或其上的外延层,当这步工艺完成后,用一层过多层连线将所得到的器件连接在一起就形成了集成电路,连线包括由绝缘材料分隔开的金属层和多晶硅。Schottky接触是指金属与半导体表面的接触电阻较大,并且随着电压的增加电阻迅速增加的接触。(2)金属化前的表面处理。原创 2023-06-07 10:31:22 · 1802 阅读 · 0 评论 -
半导体制造流程(四)硅淀积和刻蚀
如下图,将晶圆装在一个感应加热承载块上,通二氯硅烷和氢气,并在晶圆表面发生反应,并形成一层生长缓慢的单晶硅,无须抛光工艺。光刻多晶硅首先采用类似于外延的设备在晶圆上淀积多晶硅,然后再晶圆上涂上光刻胶,光刻并且刻蚀以选择性地去除多晶硅,现代工艺中通常使用干法刻蚀而不是湿法刻蚀,因为精确控制栅极尺寸十分重要。多晶硅通常用来制作MOS管的栅极,由于掺磷多晶硅可以固定离子污染物,因而使用多晶硅能够更好的控制MOS管的阈值电压。在合适的晶体衬底上生长的单晶半导体薄膜称为外延。原创 2023-05-23 15:12:49 · 427 阅读 · 0 评论 -
半导体制造流程(三)扩散和离子注入
4、扩散和离子注入在刻蚀除胶之后可以进行掺杂工艺形成pn结,流程如下图。首先,光刻并刻蚀在晶圆表面生长的氧化薄膜,然后将晶圆在熔炉中加热使掺杂剂渗入硅中,形成反型掺杂区。4.1、扩散杂质原子按照类似于载流子扩散运动的方式通过热扩散在晶格中移动,一旦杂质被推进到所要求的结深位置,晶圆将被冷却,杂质原子会固定在晶格位置,按照这种方式形成的掺杂区被称为扩散区。形成扩散区一般由两个步骤组成,初始淀积和随后的推进。加热与外部杂质原子源接触的晶圆即为淀积。一些杂质原子从杂质源中扩散到硅晶圆表面形成原创 2023-02-17 10:17:30 · 5404 阅读 · 0 评论 -
半导体制造流程(二)氧化物生长和去除
3、氧化物生长和去除硅的氧化物中最重要的就是二氧化硅(SiO2),因其能抵御大部分溶剂(但易溶于氢氟酸溶液),可作为极好的电绝缘体,应用于电容和MOS管介电层。3.1、氧化物生长和沉淀硅在氧化气氛中加热可以加速获得氧化物,如果使用干燥的纯氧,得到的氧化物薄膜就称为干氧化物,薄膜越厚,氧化速率越慢。可以通过加压提高生长速率。湿氧化物的形成方式与干氧化物相似,除了氧气外还需要在氧化炉中加入蒸汽起到加速氧化的作用,水蒸气通过氧化物薄膜,但是水分子分解产生的氢原子使得氧化物不纯净,从而质量不如干氧化原创 2023-02-14 10:12:04 · 750 阅读 · 0 评论 -
半导体制造流程(一)硅制造与光刻技术
1、硅制造集成电路通常采用单晶硅制造,自然界中硅多存在于化合物中,如石英砂和石英石,首先需要初步提纯获得冶金级多晶硅,可以采用硅石和碳在电路中加热方法制备,然后将获取的多晶硅转化为易挥发的化合物,比如三氯硅烷,反复蒸馏提纯,再借助氢气将三氯硅烷还原为硅单质,此时得到的就是纯度更高的半导体级多晶硅,要获得单晶硅还需要进行下一步的晶体生长。1.1、晶体生长常用的生长半导体级硅晶体的方法为Czochralski工艺,用电炉加热盛有半导体级多晶硅的石英坩埚,使所有的硅熔化,然后略微降低温度,将一小块籽晶原创 2023-01-31 10:44:31 · 848 阅读 · 0 评论