m0_61570528的博客

转载 Verilog语言注意事项——always

本文转载在网上，后面有原文地址1. 信号的产生及always块使用注意事项 1.1不要在不同的always块内为同一个变量赋值。即某个信号出现在<=或=左边时，只能在一个always块内。（详细解释见 Verilog HDL与数字电路设计 P38）所以注意，在产生一个信号时，所有产生该信号的条件都应放在一个always块内考虑。 1.2 不要在同一个always块内同时使用阻塞赋值（=）和非阻塞赋值（<=）。 1.3 使用alway...