初学芯片：了解芯片的工艺制造流程之阱的制备过程。

集成电路（Integrated Circuit, IC）是指通过半导体制造工艺，将晶体管、电阻、电容等电子元器件及其互连线集成制作在一片晶圆（Wafer）上形成的微型电子系统。其核心特点是 高集成度（单位面积内可容纳数亿至数百亿个晶体管）、高可靠性（通过严格的工艺控制和封装保护实现稳定工作）以及 低功耗（纳米级工艺显著降低单位功能能耗）。

芯片的制作是一个高度复杂的系统过程：可以总结为设计——制造——封测三个阶段。

设计：电路设计者根据电路应用场景及需求设计电路，使用硬件描述语言（HDL，如Verilog/VHDL）编写电路功能代码，通过仿真验证逻辑正确性。版图制造者在遵循设计规则DRC和工艺约束的情况下将电路由原理图加工成具有实际物理意义的layout，掩模版则是将版图数据转换为光刻用的Mask。

制造：需要多层掩模版定义不同工艺步骤图形，其核心流程包括衬底准备，阱的制备，场氧隔离有源区，调整阈值电压，栅极形成，源漏的注入，构建金属互连（接触孔，金属化，钝化层）。

封测：CP(chip probing)测试，探针台测试每个芯片的电性参数，标记不良品，封装后形成最终产品，最后FT（final test）终测全面验证功能性能和可靠性。

下面通过阱（N阱/P阱）的制备过程简单描述一下工艺制造的流程。

第一步在硅片衬底上生长一层二氧化硅层（隔离保护，改善光刻胶附着力）

第二步旋转涂抹光刻胶（均匀，无气泡）

第三步光刻曝光与显影。在掩模版的作用下进行曝光，未被掩模版遮挡的地方发生光化学反应，通过化学显影液溶解由曝光造成的可溶解光刻胶。通常是先在衬底中做阱的生成，那这一步便是用的阱板，需要注入阱的上方光刻胶被溶解。

第四步离子注入，倾斜注入防止沟道效应，若是N阱则透过二氧化硅注入P/AS离子，若是P阱则注入B离子。

第五步刻蚀，利用光刻胶的隐蔽作用，刻蚀阱上方二氧化硅层的至400Å。

第六步去掉光刻胶层，高温退火时若残留光刻胶，会碳化并污染硅片和炉管

第七步推阱

第六步氧化，由于不同厚度的氧化速率不一样，阱区氧化速率高于非阱区，阱上方生长的二氧化硅层更厚更凹凸

第七步全剥二氧化硅层，湿法刻蚀：稀释HF去掉硅片上方所有二氧化硅层，此时阱上方因氧化消耗下凹有个小台阶是对位标记，方便后续光刻对准。

硅片——氧化SIO2——涂胶——光刻——离子注入——刻蚀——去胶——推阱——二次氧化——全剥——完成阱

二氧化硅层的作用：1.改善光刻胶的附着力：衬底具有疏水性且表面活性高，光刻胶涂抹易滑落且不均匀，而二氧化硅层内富含热氧化生成的SiO₂表面富含羟基（-OH），具有亲水性，能与光刻胶中的极性基团形成氢键，显著提升光刻胶附着力。 2.防止被污染：裸硅可能释放微量金属离子（如Na⁺）或有机物，污染光刻胶，导致显影缺陷。3.提供一致的表面能：切割抛光后的硅片可能存在微观起伏或晶向差异，二氧化硅可填补表面缺陷。4.避免离子注入时直接的物理损伤。5.若后续使用LOCOS隔离，缓解氮化硅与衬底之间的应力失配。

光刻胶：光刻胶由正性光刻胶与负性光刻胶之分，正性光刻胶在掩模版的作用下遇光时会发生光化学反应，形成可溶解的光刻胶，与掩模版的物理图像相对应。

为什么二氧化硅层要全剥？ 为确保后续栅氧质量，这是清除注入损伤层，金属污染，方便制作高质量栅氧界面的过程：由于离子注入时高能离子（硼，磷）注入会破坏二氧化硅的晶格结构，导致表面缺陷和污染，并且氧化过程中导致其厚度不均匀，不方便下次涂抹光刻胶。

今天的学习就到这了~若有错误还请各位佬多多指正！

有个问题还需学习，在光刻曝光显影后是先刻蚀阱区二氧化硅层还是先离子注入呢？