- 博客(4)
- 收藏
- 关注
RSS订阅原创 AXI4 FULL SLAVE的Verilog实现(二)
按照之前的逻辑，黄线处本应拉高arready，但由于此时正在读写，如果此时参数发生变化，则会导致错误；加入状态指示变量之后，即使主机发送了不合理的ARVALID，arready信号也不会拉高，避免了类似的错误，提高了鲁棒性。我们的从机必须要有一定的鲁棒性，考虑到之前在配置BRAM的时候，有一个busy信号我们不清楚它的用途(详见。如果slave正在读写，那么master即使发送ARVALID，也不会导致arready的拉高。)，结合官方IP的代码，我们发现这两个变量。**如果主机发送不合理信号怎么办？
2023-07-24 10:57:57
784
原创 Vivado Block Memory Generator v8.4学习总结
对Vivado Block Memory Gnerator v8.4的用法总结
2023-07-19 14:11:34
2775
原创 AXI4 FULL SLAVE的Verilog实现(一)
真正的AXI4 SLAVE甚至可以先接收数据而后再接收数据的地址，按照本文的程序是不能实现这一点的；3、采用相对保守的策略，ready信号需要在检测到valid信号之后才拉高，因而整体输出会延迟一个时钟周期。写时序如下：45ns写地址有效，55ns开始写入数据，95ns开始写入最后一个数据；读时序如下：115ns读地址有效，125ns开始读数据，175n读完最后一个数据；通道，我们可以在每个时钟周期检测控制信号，从而判断该周期每个通道分别在做什么。功能，即写入时总线宽度只有2字节，而数据是4字节的；
2023-07-18 15:45:34
1276
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人