答:8088/8086CPU把BIU完成一次访问存储器或外设操作所谓的时间称为一个总线周期,一个总线周期最少包含4个时钟周期(T1~T4)。当访问存储器(读、写)或外设时,存储器或外设不能及时地配合CPU传送数据,存储器或外设通过“READY”信号在T3之前向CPU发一个“数据未准备好”信号,CPU会在T3之后插入一个或多个等待时钟周期Tw。当存储器外设准备好数据,通过“READY”发“准备好”信号,CPU接收到这个信号后,会自动脱离Tw状态进入T4状态,因此插入多少个Tw取决于“READY”信号。