- 博客(3)
- 收藏
- 关注
原创 Verilog跨时钟域分析
握手机制,即信号展宽:将快时钟域中的脉冲信号在该域内先展宽成足够长的电平信号,然后再传递到慢时钟域。这样慢时钟域有足够的时间采样这个信号。异步FIFO进行解决,使用异步FIFO作为缓冲,数据在慢时钟域写入FIFO,在快时钟域读出。FIFO的空/满信号用于控制数据的传输。在快时钟域使用两个触发器(打两拍)来同步慢时钟域的信号。第一个触发器捕获信号,第二个触发器确保信号稳定。还有异步RAM等等。
2024-09-10 21:41:07
168
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人