考研机组复习笔记(2) -----指令系统

本文详细介绍了指令系统的概念,包括指令的组成、寻址方式、CISC与RISC的区别,以及常见的指令格式。此外,还讨论了数据表示、数据结构、寻址方式、二进制编码的原因、数据错误的校验方法等,特别提到了MIPS指令系统和其特有的寄存器、指令格式和寻址方式。
摘要由CSDN通过智能技术生成

指令系统包括机器指令,数据表示,寻址方式。

指令包括操作码,源操作数地址,目的操作数地址。

定点计算机也可以处理浮点数据和向量数据,只需要通过软件变换即可。

指令系统的设计原则:完备性(完备指令集),有效性(简洁加速无歧义),规整性,兼容性。

指令系统应该包括指令:

        数据传送指令,输入输出指令,算术逻辑运算指令,系统控制,程序控制指令。

指令系统两大派系:CISC(复杂指令集)(各种指令都能访问存储器),

                                RISC(简单指令集)(寄存器到寄存器的工作模式)。

随着时代的发展,RISC与CISC相互借鉴,到如今,两者的界限已经很模糊了。

扩展操作码的指令格式:使用频率高的指令,分配短的操作码,增加指令字所能表示的操作信息。

几种常见的指令:

        零地址指令:堆栈指令,空操作指令,停机指令等。

        一地址指令:单目运算,累加器等(另外一个操作数默认)

        二地址指令:OP|A1|A2

        地址指令:OP|A1|A2|A3                                       

        多地址指令:如向量操作等批量处理指令

寻址方式:

        1.为什么不能把操作数放在地址码里面?

                答:地址码位数有限,操作数大小有限。

        2.为什么不能把操作数地址放在地址码里面?

                答:地址码位数有限,寻址空间狭窄。

寻址分为指令寻址操作数寻址

指令寻址相对简单:一般来说是程序计数器加上pc增值,或者是跳转指令的目标地址。

操作数寻址:

        立即数寻址:源操作数在指令当中。(MOV AX ,1000H)

        存储器直接寻址:地址码中存放着源操作数在存储器中的地址。(MOV AX,[1000H])

        寄存器直接寻址:地址码中存放着源操作数所在的寄存器编号。(MOV AX,BX)

        存储器间接寻址:操作数和操作数地址都在存储器中,地址码字段给出操作数地址在存储器中的地址。(两次访存,速度慢)(MOV R1,@(1000H))

        

         寄存器间接寻址:操作数在存储器中,操作数地址在寄存器中,地址码中存放着操作数地址所在的寄存器编号。(MOV AX,[BX])

8.存储器的基本知识 (1)性能指标:存储容量、存取时间、存储周期、存储器带宽。 (2)存储介质主要为:半导体器件(内存)和磁性材料(外存) ①按存储介质分为磁表面存储器,半导体存储器,光存储器 (3)包括:主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 (4)易失性RAM,非易失性ROM,FLASH(闪存) (5)多级存储体系结构:寄存器+高速缓冲存储器+主存储器+外存储器。即Cache+主存+辅存,以满足对存储系统的“容量大、速度快、成本低”要求 (6)ROM分为:ROM只读存储器、PROM一次编程只读存储器、EPROM可擦除(紫外线)/编程只读存储器、E^2PROM可用电擦除的可编程只读存储器 (7)SRAM ①存储元的电路通常由双稳态触发器组成 ②集成度低,功耗大,不需要刷新 (8)DRAM存储器: ①结电容 ②集成度高、功耗小、需要刷新,主要用于大容量存储器 ③引脚数目:地址线+数据线+控制 (9)刷新方式:集中式、分散式、异步式 ①刷新周期=刷新间隔/刷新次数 ②刷新次数=总存储丹元/单次刷新 ③单次(单行):按行刷新取小,8*9取8,即为2^8*芯片个数 (10)容量扩充: ①64*4:存储单元*字长 ②字长:一组芯片个数 ③容量:地址长度+片选 ④加数据总线,控制总线 (11)DRAM读写的正确性校验 ①奇偶校验:实现简单。只能发现1位或奇数个错误,并且不能纠正错误 ②汉明码: 能发现错误,并且能纠正错误。需要在数据中加入更多位的校验码,并且需要配套较复杂的逻辑运算电路。 ③循环校验码(CRC) 1)基本思想: a.在发送端,将要传送的K位二进制信息码左移R位,再将它与生成多项式G(x)做模2除法,生成一个R位校验码(余数),附在信息码后,构成一个新的CRC码。 b.在接收端利用收到的编码做模2除法,以检测和确定出错的位置;余数为0无错,否则低位起第几个位置取反 (12)双端口存储器和多模块交叉存储器属于并行存储器。前者采用空间并行技术,后者采用时间并行技术(流水线处理技术) ①顺序存储器:t1=mT ②交叉存储器:t2=T+(m-1)t (13)相联存储器:按内容寻址 (14)Cache原理基础:程序访问的局部性原理 ①命中率:h ②平均访问时间: ta=htc+(1-h)tm  ③主存与Cache的速差倍数:r=tm/tc (=5~10) ④访问效率:e = Cache访问时间/平均访问时间= 1/(r+(1-r)h) ⑤影响命中率h大小的因素 主要有: 1)程序的行为 2)Cache的容量与结构(如采用多级Cache等) 3)Cache的相联度,包括组织方式、块的大小等。 (15)主存与Cache的地址映射 ①全相联方式:标记+字地址 ②直接方式:标记+行+字地址 ③组相联:主存区区号+组号+字地址 (只有组号,组内块号不写继续) (16)Cache替换策略 ①最不经常使用(LFU)算法 ②近期最少使用(LRU)算法 ③随机替换法 (17)Cache 访问失效(未命中)原因: ①强制性失效:第一次访问数据 ②容量失效: Cache容量不够 ③冲突失效:在组相联、尤其在直接相联映射中,多个主存块映射到Cache的同一组或同一块中 (18)解决方法: ①适当增加Cache块的大小,但会增加块访问时间 ②提高Cache的相联度,减小冲突失效率。 ③采用二级缓存技术,弥补单级Cache的不足。 ④采用伪相联映射 (19)Cache写操作:尽量保持Cache内容与主存内容的一致性. ①写回法; ②全写; ③写一次; ④哈佛结构 (20)虚拟存储器:是一个容量非常大的主存储器的逻辑模型,并不是实际的物理主存储器。借助于硬盘、磁盘等辅助存储器来扩大主存的虚拟容量, 特点:采用“主存+外存”层次结构,以透明的方式给用户提供了一个比实际主存空间大得多的虚拟主存空间。 (21)主存+辅存;cache+主存的区别 ①“Cache+主存”的存储结构:主要目的是解决主存的工作速度问题; ②“主存+辅存”的虚拟存储结构:主要是解决主存的存储容量问题(可编程空间问题)。 ③在虚拟存储系统中,主存未命中的性能损失要远大于Cache系统中的Cache未命中的损失。 (22)虚存需要解决 ①任务与进程的调度问题 ②虚/实地址的转换问题 ③存储内容的替换问题 ④主存/辅存内容的一致性问题 (23)页式:把主存物理空间和虚拟空间划分出等长的存储区域,页面的起点和终点地址是固定的,页表结构简单,新页调入主存也容易装载、管理方便,主存空间浪费较小每页信息的逻辑独立性和完整性不强,因而处理、保护和共享都不是很方便。 ①逻辑页号+页内(字)地址 ②页表:表目内容包含:该逻辑页是否已经装入主存、如果已装入,则所装入的主存物理页号(页面地址)是何值、该页内容是否被修改等 ③TLB表:是一个专用的硬件高速缓冲器CAM,用于存放近期最经常使用的页表项,其可实现快速查询。存放的是页表的副本 (24)段式:将程序按照逻辑结构划分成的多个相对独立部分,作为独立的逻辑单位“段”。把“段”作为基本信息单位在主存-外存之间管理、交换和定位。每段都有段名、段起点、段长等。具有较好的逻辑独立性和完整性,其易于编译、管理、修改和保护, 也便于多道程序共享。 ①段号+段内地址 (25)段页式:采用分段和分页相结合的方法,对程序进行两级定位管理。程序按功能模块分段,段内再分页,进入主存以页为基本信息交换单位。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值