- 博客(1)
- 收藏
- 关注
RSS订阅原创 用VHDL设计一个计时器，功能如下：
1.计时范围为1秒~1小时 2.有清零复位控制功能 3.有开始/停止控制功能 设计要求： 1.画出整体方框图，说出设计思路 2.写出各模块代码
2021-12-23 20:40:46
1944
8
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
1.计时范围为1秒~1小时 2.有清零复位控制功能 3.有开始/停止控制功能 设计要求： 1.画出整体方框图，说出设计思路 2.写出各模块代码
2021-12-23 20:40:46
1944
8
TA创建的收藏夹 TA关注的收藏夹
TA关注的人