Quartus & Modelsim
关注
分享
扫一扫
整理两款工具使用中遇到的问题和解决思路。
个人去悟。
冲冲冲
展开
-
Warning (10272): Verilog HDL Case Statement warning at ＜location＞: case item expression covers...
Verilog HDL Case Statement warning at : case item expression covers a value already covered by a previous case item(ID: 10272)原创 2022-10-10 15:30:11 · 1450 阅读 · 1 评论 -
Error (176310): Can‘t place multiple pins assigned to pin location Pin_C1 (IOPAD_X0_Y22_N21)
Error (176310): Can't place multiple pins assigned to pin location Pin_C1 (IOPAD_X0_Y22_N21)原创 2022-10-10 10:56:16 · 1651 阅读 · 1 评论 -
Error(10257): Verilog HDL error at ＜location＞: unsized constants are not allowed in concatenations.
unsized constants are not allowed in concatenations.原创 2022-10-10 10:46:42 · 1501 阅读 · 0 评论 -
Verilog在设计输入定义信号时，什么时候用wire？什么时候用reg？
Verilog在设计输入定义信号时，什么时候用wire？什么时候用reg？原创 2022-08-05 11:04:23 · 1603 阅读 · 0 评论 -
Quartus问题收集
Quartus常见问题如何解决方法的汇总，若内容有问题，请留言说明，我这边会及时修改更新，谢谢。原创 2022-08-03 11:08:57 · 3223 阅读 · 6 评论