进位控制实验

一、实验目的

1、了解带进位控制的运算器中的进位控制电路的组成结构。

2、验证带进位控制的算术运算器功能发生器的功能。

二、实验内容

1、理解带进位控制的运算器工作原理及外部特性；

2、按照带进位运算器通路图搭建实验电路；

3、给定不同运算数验证带进位控制的算术运算器的运算功能；

4、实验并记录运算的结果和标志。

三、实验原理

1、运算器的特征角度：运算器首要功能是完成对数据的算术和逻辑运算，在给出运算结果的同时，还给出结果的某些特征，如有无进位，结果是否为零，溢出否等，这些结果特征信息通常保存在几个特定的触发器中及一些功能电路来控制。

2、打入时钟角度：运算器的最高位进位输出CN+4连接到一个锁存器（74LS74）的D输入端，锁存器的打入时钟由进位允许信号CP逻辑取反后和T4脉冲进行逻辑与产生，即当CP控制信号为低电平（0）时，此时再当有一个T4脉冲到来时，则会使D触发器产生一个有效的打入时钟，会将当前的运算器的最高位进位CN+4取反打入到进位锁存器中。由于我们实验中的74LS181用的是正逻辑，所以当产生进位时CN+4为低电平，反之为高电平，同样，运算器的最低位CN也是低电平时为有进位输入。当进位允许信号CP低电平时，锁存器中的进位位取反后进入运算器的最低进位输入位CN。

3、清零角度：进位锁存器的清零端CLR以连接到了“开关组单元”的总清开关CLR上，所以拨动CLR开关1→0→1，可以使进位锁存器清零。进位位为1时进位指示灯亮，为0时灭。

4、进位锁存器角度：由于进位锁存器是在T4时刻打入的，所以当改变运算器的控制状态，若运算器的最高位CN+4产生进位，只有在按动KK2产生一个T4脉冲时才将进位打入到进位锁存器中，而此时总线上显示的运算器的运算结果也会发生改变，为最低位CN为0的运算状态。

四、实验步骤

1、连接实验线路。仔细检查无误后，接通电源。

2、将进位标志清零，方法为拨CLR开关从1→0→1。

3、用二进制数据开关向TR1和TR2置数。

4、关闭数据开关输出三态门（B_SW=1）,打开运算器输出三态门（B_ALU=0）,此时若做加法功能，则置S3、S2、S1、S0、M、CN状态为1、0、0、1、0、1，此时总线显示灯上的数据为TR1+TR2。

5、置进位允许信号（CP=0），按动微动开关KK2产生T4脉冲，若前边的TR1+TR2有进位产生，则进位标志灯亮，进位锁存器中打入进位位CY=1，此时总线上的数据为TR1+TR2+CY；若没产生进位则进位标志灯灭，进位锁存器中打入的进位位CY=0。

五、实验小结

通过输入63H+A7H+CY、63H∧A7H、D6H+34H+CY、25D6H+8334H等运算数以及逻辑功能，记录结果和标志，发现其运算结果与运算逻辑功能相符，说明实验线路搭建正确，实验过程无误，符合运算器预期运算结果。在实验后需要继续巩固本次实验的内容。