- 博客(61)
- 收藏
- 关注
RSS订阅原创 专利检索与架构
本文介绍了主流专利检索网站及专利结构要点。国内推荐佰腾网和壹专利，官方渠道为国家知识产权局，国际检索可使用Google Patents和Espacenet。专利结构包括扉页、权利要求书、说明书、附图和摘要五部分，其中权利要求书是法律核心。阅读专利建议采用"跳读法"，先看附图和权利要求，再研究实施细节。撰写时需注意扩大保护范围，详细说明技术方案。
2026-02-10 14:11:06
868
原创 FPGA部署CNN全流程1——基础知识
本篇笔记总结了最近所学的机器学习的知识，包括机器学习模式、数据集类型、网络搭建全流程，作为在FPGA中部署神经网络的基础知识。
2026-02-09 19:19:27
1078
原创 卷积神经网络（CNN） 学习笔记1
这篇笔记的是在想在FPGA中部署CNN的学习过程中做的笔记，主要是记录在学习B站“从零设计并训练一个神经网络，你就能真正理解它了_哔哩哔哩_bilibili”课程时做的一些笔记，只是大概了解CNN如何搭建的全流程，但是对CNN的内部结构还是不了解。
2026-02-09 16:50:38
767
原创 卷积神经网络（CNN） 学习笔记2——『手把手教你用Verilog在FPGA上实现CNN』课程
本文是在学习B站UP主雪天鱼讲解开源项目课程中记录的笔记，包含项目的基础架构，softmax计算优化、平均池化层和全连接层的知识点。课程虽未完结，但提供了深度学习底层计算的宝贵技术解析。
2026-02-08 16:48:40
972
原创 24bit AD采样高效数据打包方案解析
本文探讨了24位AD芯片数据通过DDR3存储时的优化打包方案。针对4MHz采样率、多通道采集需求，分析了四种数据打包方式：96位填128位、24位补32位、72转64位Gearbox以及通道分离存储。
2026-01-27 20:09:17
786
原创 相位可调分频器实现精准时钟同步
本文提出了一种相位可调分频器设计方案，用于解决数字采集系统中时间戳同步问题。该方案通过计数器逻辑实现确定性分频，并利用秒脉冲信号(PPS)进行相位复位，确保下采样后的数据流与绝对时间精确对齐。
2026-01-27 16:51:48
756
原创 信号混叠：125kHz滤波器的折返之谜
本文记录了4MHz采样信号下250kHz下采样抗混叠滤波器的验证测试。主要内容包括：1）当抗混叠滤波器未启用时，125kHz以上信号出现混叠现象，形成"倒V字形"频谱；2）滤波器启用后，125kHz以上信号被有效衰减；3）设计了FPGA滤波器参数生成代码，通过仿真验证滤波器性能。测试表明，滤波器能有效抑制高频信号，但完全衰减需要优化滤波器阶数和类型。建议加强前端模拟滤波或提高采样率以获得更佳效果。
2026-01-23 15:21:03
689
原创 扫频方波采集中的边缘畸变分析
摘要：本文分析了4MHz采样率下采集扫频方波时波形边缘出现"尖尖"（过冲与振铃）现象的物理本质。主要原因为吉布斯现象导致的谐波丢失、ADC采样时钟与信号跳变的异步性，以及24位高精度ADC对瞬态响应的放大作用。低频时（100Hz）尖尖短暂不明显，而高频时（125kHz）由于采样点减少和带宽限制，尖尖占据周期比例增大，导致波形畸变更显著。这种现象本质上是系统有限带宽与方波高频特性之间的矛盾体现。
2026-01-22 10:35:03
644
原创 时序问题解决过程记录（跨时钟域、delay、IDELAY）
本文以实际工程为例，记录了FPGA设计中因跨时钟域（CDC）处理不当引发的时序违例及其解决方案。同时，针对异步时序路径，详细对比并解析了 set_clock_groups 与 set_false_path 两种主流约束方法的原理与适用场景。
2026-01-17 21:02:55
776
原创 重刷芯片BM501工作原理
摘要：BM501-004RBB是一款宇航级FPGA控制器，为SRAM型FPGA（如BQ7K325T）提供抗辐照解决方案。通过SelectMAP高速接口实现重刷（Scrubbing）功能，包含盲刷和回读校验两种模式：前者周期性刷新配置数据，后者通过CRC比对实现精准修复。系统由FPGA、控制器和存储GoldenCopy的Flash组成，能有效应对太空辐射导致的单粒子翻转（SEU）问题，确保卫星载荷长期可靠运行。该方案显著降低了空间应用的FPGA刷新系统设计复杂度。
2026-01-17 17:56:35
547
原创 扫频信号 (Sweep/Chirp Signal) 原理与应用
本文梳理了扫频信号（Chirp）的基本概念，并解释了为何在AD芯片测试中需要使用扫频信号作为输入源。
2026-01-17 10:19:44
1371
2
原创 FPGA设计技巧：基于动态掩码的Verilog数据位宽转换实现（72bit转64bit）
本文提出了一种基于动态掩码的非整数倍位宽转换方案，解决Verilog中无法直接实现动态数据切片的问题。该方法通过移位和减法运算生成动态位掩码，在72-bit转64-bit等场景中，能精准保留缓冲区剩余数据并清除已输出的高位数据。具体实现包括：1)左移N位生成高位1；2)减1得到低位全1的掩码；3)通过按位与运算清除已处理数据。以三通道72bit模式为例，该方法可正确保留剩余的8位数据。该方案有效解决了数据位宽转换中的时序对齐难题。
2026-01-16 21:33:42
318
原创 RCB-F9T实际使用时遇到的问题记录
摘要：u-blox ZED-F9T模块的NMEA报文输出时间因启动状态而异：冷启动约24-30秒（需下载完整星历），热启动约2秒（保留星历数据），辅助启动2-5秒（使用预载辅助数据）。有效定位需观察GNGGA报文的QualityIndicator字段（1/4/5为有效）。若仅显示时间无位置信息，通常因信号不足（需至少4颗卫星）或环境遮挡，建议移至户外开阔处。授时模式下可能优先输出时间而非位置。检查天线连接并观察卫星数量可帮助诊断问题。
2026-01-13 12:27:19
777
原创 0欧姆电阻：电路设计中的隐形魔术师
0欧姆电阻在电路设计中具有多种实用功能：主要用于自动化生产（替代跳线）、单点接地（连接数字/模拟地）、电路调试（电流/电压测量）、兼容设计（功能配置选择）、布线跨接以及简易过流保护。其标准化封装便于SMT贴装，微小阻值（约50mΩ）不影响电路性能，但需注意封装对应的电流承载能力。这种"零阻值电阻"实质是适应现代电子制造需求的特殊导线，兼具工艺性与功能性。
2026-01-13 09:55:55
32
原创 理想气体定律：从宏观到微观的奥秘
本文阐述了理想气体状态方程从宏观到微观的推导过程。在空间物理学中，由于关注的是稀薄等离子体的粒子密度而非摩尔数，最终推导出的微观形式P=nkT最为关键。该公式通过玻尔兹曼常数k将粒子数密度n与温度T关联，直接计算出太空环境中的热压强P。这一转换体现了从化学实验室到太空研究的思维转变，突出了粒子数密度作为空间物理核心参数的重要性。
2026-01-07 15:27:49
460
原创 微分方程解法全攻略
高等数学中微分方程的求解方法主要分为一阶和高阶两类。一阶方程包括可分离变量、线性、齐次、伯努利和全微分方程等类型，各有特定解法如分离变量、积分因子、换元等。高阶方程可通过降阶处理，二阶常系数线性方程最为重要，齐次方程通过特征方程求解，非齐次方程需结合特解法。解题关键在于准确判断方程类型，熟练掌握特征方程解法，并注重积分计算能力的培养。这些方法构成了微分方程求解的系统性框架。
2026-01-03 17:36:19
1468
原创 伽利略变换：拆解复杂运动的数学魔法
本文系统分析了带电粒子在电磁场中的运动规律。首先通过牛顿第二定律建立运动方程，经关键步骤构造全微分形式后积分求解，得出带电粒子在磁场中呈现螺旋运动轨迹的结论，其速度可分解为引导中心平移速度和回旋运动分量。其次，针对电磁场共存时的复杂运动，引入伽利略变换技巧，通过参考系转换将运动分解为电漂移和纯回旋运动，使方程简化。这一方法物理上对应选择随漂移速度运动的参考系，数学上通过消去电场项实现方程降阶，最终可导出著名的电漂移速度公式。整个推导过程体现了物理问题中分解复杂运动、转换参考系的典型分析思路。
2026-01-02 20:46:50
704
原创 德拜势的详细推导
本文详细推导了德拜势（汤川势）的数学物理过程。首先通过变量代换将复杂的二阶微分方程简化为标准形式，得到通解y=Ae^(-kr)+Be^(kr)。然后根据物理边界条件确定系数：无穷远处要求电势不发散，故B=0；近场处需回归库仑势，得出A=q/(4πε₀)。最终得到德拜势φ=(q/4πε₀r)e^(-kr)，展示了如何通过数学技巧与物理条件结合求解等离子体中的屏蔽电势问题。
2026-01-02 17:14:46
349
原创 Langmuir振荡
本文介绍了等离子体中的Langmuir振荡现象及其重要性。通过"四步循环"描述了电子在电场作用下的往返振荡过程，类比弹簧振子说明其物理机制。重点阐述了Langmuir频率作为等离子体本征频率的决定性作用：当电磁波频率低于该频率时会被反射（如短波通信），高于时则能穿透（如卫星通信）。文章还以弹簧门为类比，解释了不同频率电磁波与等离子体的相互作用，并列举了电离层反射、黑障现象等现实案例，说明该原理在通信和航天领域的实际应用。
2026-01-02 16:34:23
994
原创 德拜屏蔽效应
德拜屏蔽是等离子体的基本特性，指其通过带电粒子运动抵消外加电场的能力。当电场作用于等离子体时，电子和离子会重新分布，形成感应电场抵消原场。德拜长度是屏蔽效应的特征尺度，在此距离内电场被显著削弱。数学上通过泊松方程和玻尔兹曼分布推导得出，等离子体中的电势随距离呈指数衰减，使宏观上保持电中性。这一效应解释了等离子体对电场的屏蔽机制及其准中性特征。
2026-01-02 14:29:38
800
原创 高温≠高热：揭秘等离子体的反直觉真相
摘要：等离子体温度本质是粒子平均动能的度量，而非传统热概念。尽管荧光灯电子达20000K、日冕达百万度，但因粒子密度极低（荧光灯）或物质稀薄（日冕），总热能很小，故不会烧毁物体。温度反映粒子运动剧烈程度，破坏性取决于温度与密度的乘积。如同铁水花高温但总热量少，等离子体高温低密度环境并不具备强热破坏性。理解温度与热容量的区别对认识等离子体行为至关重要。（149字）
2026-01-02 11:35:28
885
原创 从梯度、散度、旋度到麦克斯韦方程
本文系统介绍了向量微积分中的三大核心算子：梯度、散度和旋度，并解析了麦克斯韦方程组的微分形式，包括高斯定律、法拉第电磁感应定律等，揭示了电场与磁场的相互耦合关系及其物理内涵。
2026-01-01 21:04:34
1165
原创 数字地与模拟地的区别
模拟地和数字地的区别及连接方法 摘要：FPGA设计中的模拟地(GNDADC)和数字地(GND)有显著区别。数字地因高速开关电路会产生大量噪声，而模拟地需要保持"安静"以确保ADC精度。原理图中使用不同符号区分二者，防止EDA软件自动连接。PCB布局时，建议通过磁珠连接两地，磁珠允许直流通过但阻挡高频噪声，从而保护ADC测量精度。这种设计类似于为ADC创建"静音区"，与数字电路的"噪声区"隔离。
2026-01-01 13:52:29
354
原创 FPGA JTAG接口设计全解析
JTAG是FPGA开发的核心接口，主要用于代码下载和在线调试。14-pin设计中包含TCK、TMS、TDI、TDO四个关键信号，采用信号-地布局增强抗干扰能力，TCK建议串联电阻。10-pin设计需注意转接适配，并推荐使用RCLAMP0524P等低电容TVS二极管进行ESD防护。两种接口设计都强调信号完整性和可靠性，建议PCB布局时保持JTAG走线短且预留调整空间。
2025-12-31 13:04:56
1167
原创 FPGA引脚保护与设计解析
本文分析了FPGA电路设计中输入输出引脚的电阻配置逻辑。输入设计中，1kΩ电阻可防止引脚烧毁和电源短路，同时确保电平判断准确。输出设计方面，DONE引脚需330Ω强上拉以满足开漏输出的快速时序要求，而INIT_B则推荐4.7kΩ弱上拉以确保稳定低电平。文章还阐述了MOS管驱动LED的隔离保护机制，以及0603封装1kΩ电阻的限流保护作用。通过合理的电阻配置和隔离设计，可有效保护FPGA引脚并确保系统稳定运行。
2025-12-30 21:37:05
1411
原创 XADC (Xilinx Analog-to-Digital Converter) 的连接
XADC是Xilinx 7系列及以上FPGA中集成的模拟监控系统，包含双12位ADC核心、多路复用输入通道、控制寄存器和报警逻辑。它支持内部温度/电压监测和外部模拟信号采集，采用轮询机制共享ADC资源。
2025-12-29 20:53:10
914
原创 vivado码流压缩
本文研究了FPGA码流压缩技术，通过分析常见码流文件(.bit/.bin/.rbt等)特性，重点探讨了Vivado中的比特流压缩方法。通过在XDC约束文件中添加BITSTREAM.GENERAL.COMPRESS指令，利用多帧写技术实现配置帧数据复用，可有效缩减30%-60%文件体积。实验显示压缩后文件大小减少91%，显著提升了Flash烧录带宽利用率和FPGA配置效率，对远程维护和在轨重构具有重要优化价值。
2025-12-26 16:55:17
458
原创 FPGA电路设计1——芯片原理图和封装制作流程
本文详细介绍了FPGA电路板设计的学习过程，以Xilinx Kintex-7系列FPGA为例。主要内容包括：1）从官网下载芯片引脚分配文件的方法；2）原理图库绘制流程，重点讲解Bank划分（配置Bank、HR/HP IO Bank、高速收发器Bank）及利用Excel预处理数据；3）使用Altium Designer的Symbol Wizard工具实现引脚自动化导入；4）原理图设计要点，包括电源系统设计（多电压需求与上电时序）、配置电路（JTAG/Flash接口）和时钟设计。
2025-12-20 10:11:29
1136
原创 将 Cadence工程转换为AD工程的步骤
本文详细介绍了将Cadence工程文件(.DSN和.brd)转换为Altium Designer(AD)格式的完整流程。
2025-12-13 19:55:11
1613
原创 AD芯片手册常见的参数
摘要：本文总结了AD芯片选型中的常见参数。1.信噪比(SNR)：分析其定义公式及测试条件（通常采用-0.5dBFS输入），并推导了理论SNR与ADC位数的关系（6.02n+1.76dB）。2.线性度指标：对比了LSB和ppm两种单位表示方式，通过实例说明24位与16位ADC的实际线性度差异。3.dBFS概念：解释了该单位在ADC测试中的应用，说明-0.5dBFS对应满量程94.4%的输入信号。
2025-12-09 16:47:22
960
原创 FIR滤波器Verilog仿真解析
本文记录了FIR滤波器的Verilog实现与仿真过程。详细阐述了FIR的卷积运算原理及Verilog实现的三阶段：数据移位、系数相乘和结果累加。通过Matlab生成了带通滤波器系数，并在Verilog仿真中验证了滤波器功能。仿真结果显示输出与理论计算一致，在输入达到阶数长度后输出线性递增并最终收敛于预设限幅值，验证了设计正确性。
2025-12-01 10:59:00
919
原创 vivado FFT IP 学习及仿真笔记
本文介绍了FFT（快速傅里叶变换）的基本原理及其IP核实现方法。主要内容包括：1）FFT作为DFT的快速算法，其计算结果与DFT一致；2）FFT IP核的驱动逻辑，详细解析了AXI4-Stream协议接口及配置参数；3）FFT IP核的配置方法，涵盖架构选择、数据格式、缩放选项等关键设置；4）通过Matlab和Verilog仿真对比验证了FFT IP核的正确性，结果显示与理论值误差在±3以内。文章还提供了相关参考资料，为FPGA实现FFT提供了实用指导。
2025-11-30 18:36:43
1493
我的笔记：The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚，约束引脚时如何定义引脚电平标准？使用到的参考资料
2025-09-07
exe打包软件-Enigma Virtual Box软件
2025-08-31
第八届集创赛海云捷迅杯-基于FPGA的智能机械臂控制系统（项目说明书）
2025-02-24
移动编程技术课程设计-2021302121040
2024-06-15
豆瓣书籍数据库data.db
2024-06-14
地图形式的热力图-数据可视化
2024-02-16
VNC-Viewer-7.1.0-Windows-64bit软件安装包
2023-06-29
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人