Lyon2026-CSDN博客

原创双脉冲测试（Double Pulse Test，DPT）能得到什么

摘要：双脉冲测试是功率半导体器件动态特性的标准测试方法，用于评估开关波形、损耗、栅极特性等。测试采用半桥结构，通过两个脉冲控制被测管：第一脉冲使电感储能至额定电流，第二脉冲在额定工况下精确捕捉开通/关断波形。该方法可测量开关时间、损耗、密勒平台、栅极振荡等参数，并能分析反向恢复、驱动匹配等问题。测试波形异常可反映驱动能力不足、回路阻尼低、寄生电感大等实际问题，为电源设计提供关键验证依据。

2026-06-25 21:00:00 645

原创 LLC 在MOS DS 端再并联小电容解释

LLC谐振变换器中MOS管并联电容设计要点：1. 利用MOS管固有结电容Coss实现ZVS软开关和电压尖峰抑制；2. 外加缓冲电容可扩展ZVS工作范围（尤其轻载）、抑制EMI、均衡并联管电压；3. 需权衡电容取值，过大会导致开通损耗增加、谐振参数偏移及需延长死区时间。设计需在软开关效果与开关损耗间取得平衡，同时考虑对谐振特性的影响。

2026-06-24 21:00:00 378

原创半桥 LLC：单谐振 Cr vs 上下双 Cr（分压式双电容）完整对比

摘要：半桥LLC谐振拓扑中，双Cr（上下等容电容串联）方案在大功率、高压、高频及GaN应用中优势显著：耐压减半、EMI更低、ZVS更均衡，适合≥1kW/400V场景；单Cr仅适用于小功率（＜500W）、低压低成本设计，但需承担更高电容耐压和EMI风险。关键设计时，双Cr需严格匹配电容（误差＜5%），且总等效容量减半（如单Cr 40nF→双Cr各20nF）以维持谐振频率。GaN应用尤其需双Cr抑制高频干扰。

2026-06-23 21:00:00 387

原创谐振门极驱动可以利用高频开关下的振荡现象来获得某种益处

本文摘要：谐振门极驱动技术通过LC谐振回路主动利用栅极振荡现象，相比常规电阻驱动具有显著优势。其核心原理是利用电感L与MOS管栅极电容Cg构成谐振回路，实现能量回收——开通时电感储能，关断时将栅极电荷能量回馈电源，大幅降低高频（数百kHz~MHz）应用中的驱动损耗。该技术还能通过谐振峰值电流提升开关速度，减少驱动芯片电流需求。与常规驱动（需抑制振荡、电阻发热严重）相比，谐振驱动特别适用于高频LLC、PFC及GaN变换器等场景，可显著改善高频效率，但需精确匹配LC参数并控制时序。传统设计视为缺陷的振荡现象，在

2026-06-22 21:00:00 295

原创 LLC原边可以用GaN吗?会不会影响ZVS?

摘要： GaN器件在LLC拓扑中不影响ZVS实现，反而具备显著优势：更小的输出电荷（Qoss）降低励磁电流需求，且无反向恢复损耗（Qrr≈0），提升轻载效率与高频适应性。核心挑战在于GaN的Coss强非线性特性，需通过动态死区或预留裕量解决宽压输入下的ZVS稳定性问题。工程设计时，优先选择增强型eGaN，优化谐振参数（增大Lm）、缩短死区（20-80ns），并配套低压驱动。结论表明，GaN可扩展LLC的软开关范围至MHz频段，仅需适配Coss非线性特性即可充分发挥其高频高效优势。

2026-06-21 21:00:00 340

原创如何确定自己设计的驱动电路中栅极杂散电感和gs电容并选出合适的栅极驱动电阻，进一步求出驱动所需的最大电流

本文提出了一个四步法优化功率器件栅极驱动设计：1）提取参数（功率管电容、栅极杂散电感和回路电阻）；2）建立LC二阶系统模型计算临界阻尼电阻；3）根据硬驱动/谐振驱动需求确定最优栅极电阻；4）校核驱动电流是否满足开关速度要求。文章详细推导了临界阻尼公式，给出了工程计算方法，并通过实例演示了参数优化过程，最后总结了标准化设计流程和关键注意事项。该方法可有效解决栅极振荡与驱动能力平衡问题，适用于谐振驱动和硬开关两种应用场景。

2026-06-20 21:00:00 409

原创如何确定自己的驱动芯片驱动能力够不够

驱动电路设计要点及问题排查指南本文系统阐述了功率器件（MOS/SiC/IGBT）和数字IO驱动的设计校验方法。功率驱动需重点计算峰值电流（基于Qg/tr）、平均功耗（Qg×fsw），并考虑栅极电阻和PCB寄生参数影响，通过五步校验确保驱动能力。数字IO需校验极限电流、电压跌落及总电流限制。驱动不足表现为器件发热、效率低、逻辑异常等，可通过减小Rg、升级驱动芯片、优化布局等方法解决。文末提供了典型故障现象与解决方案对照表，为工程师提供快速排查依据。

2026-06-19 21:00:00 580

原创 Cascode 级联 GaN（共源共栅氮化镓）完整工作原理

本文详细解析了Cascode结构氮化镓（GaN）功率器件的内部结构和工作原理。该器件采用高压耗尽型GaN HEMT与低压增强型Si MOS串联封装，通过硅管控制GaN栅极电位实现常关特性。文章系统分析关断、导通和反向导通三种工作模态，比较了Cascode GaN与增强型P-GaN在驱动电压、体二极管、开关损耗等方面的差异，指出Cascode结构兼容传统驱动但存在反向恢复损耗，适用于大功率工业电源、车载充电等场景，而高频应用更适合P-GaN单管。最后强调Cascode通过内置负压电路解决了直驱D-mode G

2026-06-18 21:00:00 368

原创并联 FET 每只管独立串栅极电阻（Rg）完整解释

文章摘要：MOSFET并联应用需为每管配置独立栅极电阻，核心目的是抑制高频振荡和实现动态均流。共用电阻会导致栅极LC谐振回路互相耦合放大振荡，可能击穿栅极。独立电阻（5-50Ω）通过阻尼振荡和延缓开关速度差来改善动态均流，但对静态不均流（Rds(on)差异）效果有限。GaN/高频应用选小电阻（5-10Ω），大功率逆变选较大值（10-33Ω），避免使用大电阻以免增加开关损耗。需结合对称布局和器件匹配实现最佳并联效果。

2026-06-17 21:00:00 1195 1