- 博客(12)
- 收藏
- 关注
RSS订阅
1原创 FIFO求和
根据读写时钟是否同步，分为了SCFIFO（同步）和DCFIFO（异步）数据缓冲器，先入先出，只有一个读，一个写端口。在同步时钟和异步时钟中用的多。
2023-06-12 18:46:28
55
原创 HDMI接口
把信号转换成差分，串行输出。8bit编码到10bit，前8位是转换的串行数据，第九位表示编码规则，第十位直流均衡，保证1和0个数相同。四对差分信号：（1，3）（4，6）（7，9）（10，12） 对应RGB三原色和一个时钟。
2023-06-12 14:33:31
65
原创 FPGA_DDS信号发生器
DDS是直接数字式频率合成器的英文缩写。就是一个信号发生器，产生正弦，方波，锯齿波等。包含四个部分，有些设计还会多一个，低通滤波器。
2023-05-17 14:26:58
71
原创 SignalTap II嵌入式逻辑分析仪
在高速系统中，可能出现仿真验证通过，但实际上板却不对的情况。逻辑分析仪可以在线调试设备，只有逻辑1和0，适合FPGA这类数字系统。
2023-05-08 09:58:47
58
原创 VGA接口未完
VGA显示器采用图像扫描的方式进行图像显示,将构成图像的像素点,在行同步信号和场同步信号的同步下（13，14脚）,按照从上到下、由左到右的顺序扫描到显示屏上。VGA是模拟输入，而FPGA是数字输出，需要DA转换。1，2，3，13，14这5个脚是最重要的。
2023-03-06 15:57:34
57
原创 调用IP核（ROM）
ROM是只读存储器，只能读出事先存的数据。一旦存储数据就无法更改，掉电可存。使用IP核生成的ROM和RAM实际上是使用的FPGA内部的RAM资源，生成的ROM只是提前添加了数据文件，运行时通过数据文件进行初始化。添加的文件有两种格式.hex和.mif。
2023-02-23 17:51:16
209
原创 调用IP核（PLL）
点击这里打开插件调用IP核(创建一个新的IP核)(编辑已经存在的IP)(复制已经存在的IP)可以直接搜索，也可在列表直接找。注意右边的芯片类型和语言对不对。注意IP文件生成路径，最好在工程目录下建一个文件夹ip_code专门存，因为后面可能有很多的IP文件，避免混乱。
2023-02-22 18:56:54
385
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人