计算机组成原理期末复习

因为最近马上要期末考试了，然后自己复习的时候就整理了一点，希望有用。

当描述存储器容量和文件大小的时候，K=2^10， M=2^20 ，G=2^30，T=2^40

描述频率、速率的时候：K=10^3,M=10^6,G=10^9,T=10^12

第一章

1.运算器、控制器、存储器、输入设备和输出设备

a) 输入设备：将信息转换成机器能识别的形式 b) 存储器：存放数据和程序 c) 运算器：算术运算、逻辑运算 d) 输出设备：将结果转换成人们熟悉的形式 e) 控制器：指挥程序运行 2.两种信息流：控制信息流和数据信息流 3.控制信息流包括指令信息、状态信息、时序信息，这些信息的组合产生各类控制信号，对数据进行加工处理，并控制数据信息的流向，实现计算机的各项功能。 4.区分机器语言(最抽象，机器能够直接执行的)、汇编语言、高级语言（c\java等编程语言，书p12) 5.CPI：一条指令所需的时钟周期数

CPI=执行某段程序所需的CPU时钟周期数/程序包含指令条数 6.磁带机速度比磁盘速度慢，原因是磁带上的数据采用顺序访问方式，而磁盘则采用随机访问方式 7.外围设备大体分为：输入设备、输出设备、外存设备、数据通信设备、过程控制设备共五大类 8.磁盘、磁带属于磁表面存储器，特点是存储容量大，位价格低，记录信息永久保存，但存取速度较慢，在计算机系统中作为辅助大容量存储器使用

9.性能指标（p5）

a) 主存储器：

总容量=存储单元个数存储字长bit=存储单元个数存储字长/8 Byte

b) CPU：

CPU主频：CPU内数字脉冲信号震荡的频率

CPU主频（时钟频率）=1/cpu时钟周期

CPI：执行一条指令所需的时钟周期数

执行一条指令的耗时=CPI*CPU时钟周期

CPU执行时间（整个程序的耗时）=CPU时钟周期数/主频=（指令条数*CPI）/主频

IPS：每秒钟执行多少条指令

IPS=主频/平均CPI

FLOPS：每秒钟执行多少条浮点运算

c) 系统整体的性能指标

数据通路带宽：数据总线一次所能并行传送信息的位数

吞吐量：指系统在单位时间内处理请求的数量

响应时间：至用户向计算机发送一个请求，到系统对该请求做出相应并获得他所需要的结果的等待时间。

10.编译程序和解释程序最大的区别在于前者生成目标代码，而后者不生成

11.冯诺依曼体系结构计算机特点：

a) 五大功能部件组成 b) 软件以二进制形式表示（软件包含程序和数据） c) 采用存储程序的工作方式、 所有的程序预先放在存储器中 指令采用串行执行方式 d) 指令和数据以同等地位存于存储器，可按地址寻访 e) 指令由操作码和地址码组成 f) 以运算器为中心（输入/输出设备与存储器之间的数据传送通过运算器完成） 现代计算机：一般以存储器为中心

**12.**MAR存储地址寄存器，反应存储单元的个数

 MDR存储数据寄存器，MDR位数=存储字长

13.多级层次结构（书p14.15）

第二章

**1.**数据表示格式：定点格式，浮点格式。一般来说定点格式容许的数值范围有限，要求的处理硬件比较简单，而浮点格式容许的数值范围大，要求的处理硬件比较复杂。

2.****定点小数是纯小数小数点在符号位之后，有效最高位之前(0正1负)

**3.**小数不足八位在后面添，整数在前面添

**4.**基数：每个数码位所用到的不同符号的个数，r进制的基数为r

真值：符合人类习惯的数字

机器数：数字实际存到机器里的形式，正负需要被“数字化”(p19)

**5.**原码：用尾数表示真值的绝对值，符号位“0/1”对应“正、负”

原码=补码尾数取反+1

**反码**：若符号位为0，则反码与原码相同；若符号位为1，则数值          位全部取反。   

，**补码**：正数的补码=原码； 负数的补码=反码末位+1（要考虑进  位）

负数的补码=原码数值位取反+1(符号位为1不变)

移码：补码的基础上将符号位取反。注意:补码只能用于表示整数(p21)

**6.**IEE754:S浮点数符号位，E阶码（8位），M尾数（23位）p22

十进制小数换算位二进制：×2小数点前为1写1为0写0，到小数点后为0。

**7.**溢出:两个正数相加，结果大于机械字长所能表示的最大正数，为正溢，两个负数相加，结果小于机械所能表示的最小负数，为负溢。

同号相加与减数相反溢出，异号相减，与减数相反，溢出。

变形补码判断时运算结果两位符号位相异时溢出，反之未溢出。

**8.**浮点加法,减法运算:第一步0操作数检查，第二步，比较阶码大小并完成对阶；第三步，尾数进行加或减运算；第四步，结果规格化并进行舍入处理。(p51)

补充：十进制分数转换为二进制，首先分母转换为二进制，分子看是2的几次幂，如是5则分母的二进制数小数点向左移五位即可。

第三章

**1.**内存储器:速度高，容量小，价格高，半导体构成，CPU可直接访问。

cache(高速缓冲存储器):用于提升访问速度。

辅助存储器:速度低，容量打，价格便宜，CPU不能直接访问，非半导体构成。

三级存储系统的组成(p63)

**2.**存储器分类:

a.按存储介质分类：

1. 半导体存储器：TTL(晶体管)、MOS 易失
2. 磁表面存储器： 磁头、载磁体 非易失

b.按存取方式分类：

1.存取时间与物理地址无关（随机访问）

随机存储器：在程序的执行过程中可读可写

1. 存取时间与物理地址有关

顺序存取存储器: 磁带

c.按在计算机中的作用分类：

1.主存储器：RAM（静态RAM,动态RAM）、ROM

RAM快，不掉电可永久保存信息，集成度低，贵，功耗大。

1. 高速缓冲存储器（Chache）

3.辅助存储器

1. 控制存储器

**3.**刷新只和行地址有关。

4.****基本的静态存储元阵列中地址线条数看存储器的容量是2的几次幂就是几条，数据线条数是存储器字节长度，控制线中读写操作不会同时进行

**5.**存储器容量的扩充位扩展和字扩展

当给定的芯片的字数和位数都不符合要求，先进行位扩展，在进行字扩展(p68,3-1,3-2)

6.****顺序存储器和交叉存储器的带宽：(p90,3-3)

**7.**cache的命中率

h=Nc/(Nc+Nm),(h命中率,Nc是cache完成存取的总次数，Nm是主存完成存取的总次数。)

ta=htc+(1-h)tm,(tc是命中时的擦车访问时间，tm未命中时主存访问时间，ta平均访问时间)

e=tc/ta=1/(r+(1-r)h),(r=tm/tc，e访问效率)

命中率h与程序的行为，cache的容量，组织方式，块的大小有关。

**8.**直接映射方式：是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。优：硬件简单，成本低。缺：中途概率高（抖动），每一个主存只有一个固定的行位置可存放。还有可能产生冲突。

每个缓存块i可以和若干个主存块对应

每个主存块j只能和一个缓存块对应

Cache的行号i和主存的块号j有如下函数关系：i=j mod m（m为cache中的总行数）

**9.**全相联映射方式：带全部块地址（块号）和块内容（字）一起保存的方法，可使主存的一个块直接拷贝到cache中的任意一行上。优：冲突概率小，空间利用率高。缺：比较器电路难于设计和实现，成本高，适用于小容量cache采用。为了快速检索，指令中的块号与cache中所有行的标记同时在比较器中惊醒比较。

**10.**组相联映射方式：是直接映射方式和全相联映射方式的折中方案 ，速度比较快，命中率也比较高。cache分组，组间采用直接映射方式，组内采用全相联的映射方式 Cache分成u组，每组v行，m=u*v（m为cache中的总行数 组号 q=j mod u

第四章

**1.**指令:是要计算机执行某种操作的命令。

1. 微指令：微程序级的命令，属于硬件
2. 宏指令：有若干条机器指令组成的软件指令，属于软件
3. 机器指令：介于微指令与宏指令之间，通常简称指令，每一条指令 可以完成一个独立的算数运算或逻辑运算

**2.**完整指令系统：完备性，有效性，规整性，兼容性。

**3.**指令通常由操作码字段与地址码字段组成。

操作码字段表征指令的操作功能与特性。

指令系统包含n位操作码最多能表示2^n条指令。

地址码字段指定参与操作的操作数地址。

**4.**二地址指令中的三种类型:

存储器存储器(SS):参与操作的数都放在内存里。

寄存器寄存器(RR):不需要访问内存。

寄存器-存储器(RS):既要访问内存，又要访问寄存器。

 

**5.**指令的寻址方式:

• 立即寻址：此指令的地址字段指出的不是操作数的地址，而是操作数本身，又称立即数。数据采用补码形式存放。
• 直接寻址：有效地址EA=形式地址A
• 间接寻址：相对于直接寻址而言的，指令的地址字段给出的形式地址不是操作数的真正地址，而是操作数有效地址所在的存储单元的地址，也就是操作数地址的地址，即EA=(A),如图所示。间接寻址可以是一次间接寻址，也可是多次间接寻址。
• 寄存器寻址：寄存器寻址是指在指令字中直接给出操作数所在的寄存器编号即EA=R;,其操作数在由R;所指的寄存器内。
• 寄存器间接寻址：指在寄存器R;中给出的不是一个操作数，而是操作数所在主存单元的地址，即EA=(R;),如图所示。
• 相对寻址：把程序计数器(PC)的内容加上指令格式中的形式地址A而形成操作数的有效地址，即EA=(PC)+A。
• 基址寻址：指将CPU中基址寄存器(BR)的内容加上指令格式中的形式地址A而形成操作数的有效地址，即EA=(BR)。
• 变址寻址：变址寻址是指有效地址EA等于指令字中的形式地址A与变址寄存器IX的内容之和，即EA=(IX)+A,其中IX为变址寄存器(专用),也可用通用寄存器作为变址寄存器。

**6.**CISC和RISC的比较：

第五章

**1.**中央处理器(CPU)是由运算器和控制器组成。

2.CPU具体功能：

• 指令控制：完成取指令，分析指令和执行指令的操作，即程序的顺序控制。
• 操作控制：一条指令有若干操作信号实现。
• 时间控制：对各种操作加以时间上的控制。时间控制要为每条指令按时间顺序提供应有的控制信号。
• 数据加工：对数据进行算术和逻辑运算。
• 中断处理：对计算机运算过程中出现异常情况和特殊请求进行处理。

**3.**中央处理器组成：

4**.指令周期**：CPU从主存中取出并执行一条指令的时间。

**5.**MOV是一条RR型指令，指令周期是两个CPU周期，寄存器寻址。 单字长，二地址。 取数指令LAD，是一条RS型指令，指令周期是三个CPU周期（在DBUS上进行了地址传送和数据传送），直接寻址，寄存器寻址。单字长，二地址。 ADD是一条RR型指令，指令周期是两个CPU周期，寄存器寻址。单字长，二地址。 STO是一条RS型指令，指令周期是两个CPU周期，寄存器寻址，寄存器间接寻址（选择(R3)=30做数据存储器的地址单元）。单字长，二地址。 JMP指令周期是两个CPU周期，直接寻址。单字长，二地址。

**6.**指令流水线

非流水线，标量流水线，超标量流水线的时空图(p117)