- 博客(2)
- 收藏
- 关注
RSS订阅原创 xilinx中ddr3仿真出现tRFC maximum violation during No Op问题
第二步：使用BRAM替代DDR3仿真模型，进行AXI总线时序仿真，（这一步是请教大佬得到的经验），仿真无误后确定AXI时序操作正常。在调用DDR3仿真模型时出现该问题，WREADY拉高的长度与实际需要突发的长度不匹配，还可以观察到此时打印窗口的行列，bank的值都是X。3、分享一个将AXI的读写DDR3操作封装成FIFO接口的模块，此版本仅为第一版本，后面使用时发现有问题会不断的迭代。第一步：怀疑AXI总线操作违规，阅读手册后发现使用是正确的。本文章仅用于学习记录。
2023-10-03 20:14:19
228
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人