半导体芯片介绍

CP测试：晶圆阶段。关注DIE的基本点性能参数
FT测试：制造商及时发现和剔除不合格产品。
BI测试：检测半导体器件可靠性的测试方法

功能测试的核心就是产生波形和对波形进行采样。
    将波形按照时间顺序进行分段，每一段波形定义为1个test cycle
    通过三个变量 vector、timing edge、waveform确定1个test cycle
    通过level设置VIH/VIL控制输入波形幅度
    通过level设置VOH/VOL将输出波形转为数字波形
    通过timing edge确定1个test cycle内对波形采样的时刻

存储器常见管脚和信号,实现存储器的读写操作和控制
    CE(Chip Enable)
        片选信号，控制芯片的启用状态
    CLE(Command Latch Enable)
        命令锁使能信号，用于输入命令数据
    ALE(Address Latch Enable)
        地址锁存使能信号，控制地址数据的锁存
    WE(Write Enable)
        写使能信号，用于控制写入操作
    DQ(Data Queue)
        数据线信号，通常是一组双向数据线，用于芯片与外部设备之间传输数据

Timing Generator
    驱动数据沿 BCLK/CCLK
    驱动方向控制沿 DREL/DRET
    接收采样控制沿 STB1/STB2
    test rate：100ns、200ns...

芯片不同时序的原因
    不同芯片设计针对不同的应用需求，不如功耗、性能、成本等，决定了时序的设置
    芯片制造所采用的半导体工艺会影响其工作频率和时序参数
    工作电压的不同会直接影响芯片的开关速度，进而影响时序
    芯片内部电路的设计，包括逻辑门的数量、布局和连接方式也会影响时序
    温度、负载变化等外部条件也会影响芯片的时序特性。

ALPG可以实时产生存储类芯片测试所需的地址、数据、读写控制等测试向量
    Sequence ctrl:产生取指令指针，控制程序执行顺序
        循环指令，让有限的指令存储空间，产生无限的测试向量
        分支跳转，方便构造存储器测试算法,按照page/block对NAND进行遍历读写 
    Instruction men：指令存储器。存储PAT解析后的机器码
    Addtrss gen: 执行address段的指令，产生X/Y地址向量
    Data gen:执行data段的指令，产生D/SD数据向量
    DUT ctrl：执行DUT段的指令，产生R、W...TS、CYP等控制向量