- 博客(6)
- 收藏
- 关注
RSS订阅原创 c语言函数
c语言函数定义：封装的好代码，能实现没种功能，能够重复使用调用，模块化。int main（形参）｛printf（“”）;return 0;｝注：int 返回值类型 整数main 函数名（）参数调用｛｝函数主体int 关键字表示返回值为整型Max 为函数名x、y为形参 类型为整型把x y 实参值传递给 函数中的形参
2023-01-18 19:21:01
86
原创 c语言结构体
结构体是不同数据的集合，数组是相同数据的集合结构体的引出原因：对相关数据进行关联 引出原因：'复杂对象',没办法直接的'描述',引出'struct(结构体)' 结构是一些'值的集合',这些值称为'成员变量';结构的每个成员可以是'不同类型'的变量 备注： 数组是'相同'类型值的'集合'结构体关键字：struct结构体是自定义的数据类型定义：struct + 结构体名struct + 结构体名 + 变量名例：结构体定义struct student｛
2023-01-17 20:18:16
70
原创 if-else if语句与多if语句
if-else if 语句综合后是多选择器电路，综合后电路有有优先级always@（*）beginif（sel[0]）data = a；else if（sel[1]）data = b；else if（sel[2]）data = c；end在这个电路综合出的可综合电路中，可以看出是有优先级关系的，if对应的输出优先级最高。多if语句的代码综合后也是多个选择器，电路也有优先级顺序。always@（*）beginif（sel[0]）data = a；if
2022-10-13 12:33:54
779
原创 Verilog中if-else语句不写else或者case语句情况下为什么会产生latch，latch为什么易产生毛刺
当if-else与case分支没有写全时，这是不完备的条件判断语句，在出现代码中没有书写的条件时，综合工具会默认保持原有输出，于是就产生了latch。latch在使能信号有效时相当于通路，在使能无效时保持原有输出。与D触发器不同，使latch在通路的情况下无法过滤掉电路产生的毛刺，会影响电路系统的下级输出。
2022-10-12 11:41:27
1734
3
原创 wire与reg区别
wire综合出来是线，用于assign赋值语句中，因为wire是线的意思，在赋值语句中，右边变量发生变化时，左边变量也随之改变。reg综合出来是寄存器，用在always与initial过程块中，reg是寄存器的意思，在赋值语句中，当右边变量发生变化时，左边的值不会立即发生变化，会有一个时钟周期的延迟。
2022-10-12 00:55:04
783
空空如也
pll锁相环时钟为什么要独立
2022-12-04
modelsim仿真的时候出现的错误：error loading design
2022-10-31
RS232协议为什么不可以实现多点通信？
2022-10-16
TA创建的收藏夹 TA关注的收藏夹
TA关注的人