计算机组成原理第四章存储器 Part 4 高速缓存存储器

1n2y

于 2024-05-31 23:04:59 发布

阅读量1.7k

点赞数 23

分类专栏： hv计组文章标签：算法数据结构 fpga开发 fpga 计算机外设学习方法学习

本文链接：https://blog.csdn.net/m0_73379721/article/details/139362575

版权

由于程序的转移概率不会很低，数据分布的离散性较大，所以单纯依靠并行主存系统提高主存系统的频宽是有限的。这就必须从系统结构上进行改进，即采用存储体系。

通常将存储系统分为“Cache-主存”层次和“主存-辅存”层次。

1.概述

如何避免 CPU“空等”现象？

为什么 Cache 命中率可以高达 99%？

程序访问的局部性原理

空间局部性

在最近的未来要用到的信息（指令和数据），很可能与现在正在使用的信息在存储空间上是邻近的。因为指令通常是顺序存放、顺序执行的，数据一般也是以向量、数组等形式簇聚地存储在一起的。
时间局部性

在最近的未来要用到的信息，很可能是现在正在使用的信息；因为程序中存在循环。
原因：数据（数组、结构体）在内存中顺序存放；程序各指令的顺序存放，循环体、函数体

高速缓冲技术就是利用局部性原理，把程序中正在使用的部分数据存放在一个高速的、容量较小的Cache 中，使CPU的访存操作大多数针对Cache进行，从而提高程序的执行速度。

体会 Cache 的作用：

void copyij(int d[][1024], int s[][1024])
{
 int i, j;
 for (i = 0; i < 1024; i++)
 for (j = 0; j < 1024; j++)
 d[i][j] = s[i][j];
}
void copyji(int d[][1024], int s[][1024])
{
 int i, j;
 for (j = 0; j < 1024; j++)
 for (i = 0; i < 1024; i++)
 d[i][j] = s[i][j];
}

#include <time.h>
int as[1024][1024], ad[1024][1024];
int main()
{
 int i;
 clock_t t0; // long (long) int型
 for (i = 0; i < 1024*1024; i++)
 as[i/1024][i%1024] = i;
 t0 = clock(); // clock()返回程序执行至此
 copyij(ad, as); // 所花费的CPU时钟数
 printf("%ld\n", clock()-t0);
}