m0_73485205-CSDN博客

原创多线程与超线程处理机

从指令级并行到线程级并行在处理机设计中引入硬件线程的概念，并行的概念就从指令级扩展至线程级并行多线程处理机的具体实现方法又可以分为：细粒度多线程（交错多线程）处理机粗粒度多线程（阻塞多线程）处理机同时多线程结构同时多线程（SMT）结合了超标量技术和细粒度多线程技术的优点。超线程处理机结构为了支持两个硬件线程同时运行，让每级流水线中的资源通过三种方式之一复用于两个线程：复制，分区或共享多处理机多处理机系统的分类多处理机系统由多个独立的处理机组成，每个处理机能够独立

2023-02-28 20:44:27 212

原创并行组织与结构

并行性的概念所谓并行性，是指计算机系统具有可以同时进行运算或操作的特性，它包括同时性和并发性两种含义。同时性：两个或两个以上的事件在同一时刻发生。并发性：两个或两个以上的事件在同一时间间隔发生。并行性等级——从处理数据的角度分字串位串：同时只对一个字的一位进行处理。这是最基本的串行处理方式，不存在并行性。字串位并：同时对一个字的全部位进行处理，不同字之间是串行的。这里已经开始出现并行性。字并位串：同时对多个字的同一位进行处理，这种方式又较高的并行性。全并行：同时对许多字的全部

2023-02-28 20:42:30 193

原创输入/输出系统

一、输入输出系统的基本概念I/O设备就是可以将数据输入到计算机，或者接收计算输出数据的外部设备。例如显示器、鼠标键盘。可统称为外部设备。在这里插入图片描述I/O接口：又称I/O控制器、设备控制器，负责协调主机与外部设备之间的数据传输。因为I/O设备繁多，所以I/O接口的种类也很多。（一）I/O控制方式程序查询方式CPU执行某程序，发出启动I/O设备指令，而后CPU对I/O接口的状态寄存器进行轮询，判断I/O设备是否响应，如果有则CPU从数据寄存器中的内容进行转存处理，否则进行持

2023-02-28 20:38:13 139

原创 PCI总线和PCIe总线

PCI总线结构PCI是共享总线，一个总线上可以挂接多个设备，速率越高可挂接的设备越少；PCIe总线结构与PCI总线不同，PCle总线使用端到端的连接方式，在一条PCle链路的两端只能各连接一个设备，这两个设备互为数据发送端和数据接收端。PCIe总线除了总线链路外，还具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。PCIe 总线使用的层次结构与网络协议栈较为类似，但每个层次都是用硬件实现。数据报文在设备的核心中产生，然后再经过该设备的事务层、数据链路和物理层，最终发

2023-02-28 20:35:08 402

原创总线的定时和数据传送模式

㈠总线的定时总线的一次信息传送过程，大致可分为如下五个阶段:请求总线，总线仲裁，寻址(目的地址)，信息传送，状态返回(或错误报告)。为了同步主方、从方的操作，必须制订定时协定。所谓定时，是指事件出现在总线上的时序关①同步总线定时协定 “同步定时→CPU时钟”(由统一的时序信号控制总线上的传输操作)系。②异步总线定时协定③半同步总线定时协定

2023-02-28 20:32:07 231

原创总线接口，总线仲裁

一、总线接口 1、信息传递方式计算机系统中，传输信息基本有三种方式:串行传送并行传送分时传送出于速度和效率上的考虑, 系统总线上传送的信息必须采用并行传送方式。分时传送即总线的分时复用。48f913e8f10649bb98bbd662c33c1dbc.jpg 二、总线的仲裁连接到总线上的功能模块有主动和被动两种形态，其中主方可以启动一个总线周期，而从方只能响应主方请求。每次总线操作，只能有一个主方，但是可以有多个从方。为了解决多个功能模块争用总线的问题，必须设置总线仲裁

2023-02-28 20:31:16 147

原创总线的概念和结构形态

总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。1.2.1内部总线CPU内部连接各寄存器及运算器之间的总线，称为内部总线1.2.2系统总线CPU同计算机系统的其他高速功能部件、如寄存器、通道等互相连接的总线，称为系统总线1.2.3 I/O总线中、低速I/O设备之间相互连接的总线，称为/O总线

2023-02-28 20:27:30 63

原创指令周期的内容

一、基本概念指令周期：去除指令并执行指令所需要的时间二、MOV指令的指令周期取指周期：PC装入第一条指令地址PC的内容被放到ABUS上，对指存进行译码，并启动读命令从对应地址读出指令，通过IBUS装入IRPC+1指令寄存器中的操作码被译码在这里插入图片描述执行周期：OC送出控制信号到通用寄存器OC送出控制信号到ALU，指定ALU做传送操作OC送出控制信号，将ALU输出到DBUS上OC送出控制信号，将DBUS的数据打入到DROC送出控制信号，DR的数据

2023-02-28 20:18:30 361

原创指令和数据的寻址方式

当采用地址指定方式时形成操作数或指令地址的方式称为寻址方式。寻址方式分为两类: 指令寻址方式和数据寻址方式。一.指令的寻址方式 {顺序寻址方式和跳跃寻址方式}1.顺序寻址方式从存储器取出第一条指令，然后执行这条指令，接着从存储器取出第二条指令，在执行第二条指令，以此类推，我们就称为指令的顺序寻址方式。PC=程序计数器=指令指针寄存器2.跳跃寻址方式下条指令的地址码不是有程序计数器给出的，而是由本条指令给出就叫做跳跃寻址方式。注:程序跳跃后按新的指令地址开始顺序执行。二.操作数

2023-02-18 16:36:09 206

原创 4.2指令格式

指令格式，则是指令字用二进制代码表示的结构形式，通常由操作码字段和地址码字段组成。1:操作码设计计算机时，对指令系统的每一个指令都要规定一个操作码。指令的操作码OP表示指令指令应进行什么性质的操作，如进行加法、减法、乘法、除法、取数、存数等。不同的指令操作码字段的不同编码表示，操作码001可以规定为加法操作；操作码010可以规定为减法操作；操作码110可以规定为取数操作等。CPU的专门电路用来解释每个操作码。组成操作码字段的位数一般取决于计算机指令系统的规模。一个指令系统只有8条指令

2023-02-18 16:27:59 462

原创虚拟存储器

1. 虚拟存储器的基本概念　　虚拟存储器是主存的扩展，虚拟存储器的空间大小取决于计算机的访存能力而不是实际外存的大小，实际存储空间可以小于虚拟地址空间。从程序员的角度看，外存被看作逻辑存储空间，访问的地址是一个逻辑地址(虚地址)，虚拟存储器使存储系统既具有相当于外存的容量又有接近于主存的访问速度。　　虚拟存储器的访问也涉及到虚地址与实地址的映象、替换算法等，这与Cache中的类似，前面我们讲的地址映象以块为单位，而在虚拟存储器中，地址映象以页为单位。设计虚拟存储系统需考虑的指标是主存空间利用率和主存

2023-02-18 16:10:26 371

原创 cache存储器

Cache存储器，电脑中为高速缓冲存储器，是位于CPU和主存储器DRAM之间，规模较小，但速度很高的存储器，通常由SRAM组成。它是位于CPU与内存间的一种容量较小但速度很高的存储器。CPU的速度远高于内存，当CPU直接从内存中存取数据时要等待一定时间周期，而Cache则可以保存CPU刚用过或循环使用的一部分数据，如果CPU需要再次使用该部分数据时可从Cache中直接调用，这样就避免了重复存取数据，减少了CPU的等待时间，因而提高了系统的效率。替换算法LRU：替换掉那些在cache中最长时间未被访问

2023-02-18 16:06:51 121

原创并行存储器

CPU和主存储器在速度上是不匹配的芯片技术:提高单个芯片的访问速度选用更高速的半导体器件。列如：突发传输技术，同步DRAM技术和CDRAM技术。结构技术：解决存储器与CPU速度不匹配问题改进存储器与CPU之间的连接方式。列如，采用并行技术的双口存储器甚至是多口存储器，以及多体交叉存储器。系统结构技术，从整个存储系统的角度采用分层存储结构解决访问速度问题。列如，cache,采用虚拟存储器。双端口存储器系统逐渐取代了以CPU为中心的结构1.双端口存储器的逻辑结构双端口存储器由于同一

2022-10-30 15:17:47 199

原创 DRAM的刷新操作

ⅰ.DRAM的刷新操作ⅱ.突发传输模式ⅰ.DRAM的刷新操作⑴.刷新操作：按行来执行内部的读操作。由刷新计数器产生行地址，选择当前要刷新的行，读出方式刷新，刷新一行所需时间就是一个存储周期。⑵.刷新周期：从对整个存储器刷新结束时起，到对整个DRAM全部刷新一遍为止时间间隔。⑶.刷新信号周期：相邻两行位元之间刷新的时间间隔单元。⑷.刷新间隔时间：DRAM允许的最大信息保持时间一般为64ms 。⑸.刷新行数：单个芯片的单个矩阵的行数。对于内部包含多个存储矩阵的芯片，各个矩阵的同一行是被同时刷新的。对于

2022-10-24 12:39:30 2918

m0_73485205的博客