主存储器、SRAM 与 DRAM 的工作原理及相关技术

主存储器、SRAM 与 DRAM 的工作原理及相关技术

本文介绍了三种内容：

1. SRAM 与 DRAM 的工作方式
2. DRAM 的刷新机制与地址引脚复用技术
3. DRAM 行列（Row/Column）优化原则及行缓冲器容量的计算

---

1. 主存储器中 SRAM 与 DRAM 的工作方式

1.1 SRAM 的工作方式

• 基本原理：
  SRAM（静态随机存储器）利用由晶体管构成的锁存电路（通常为 6T 结构）来存储每一比特。只要电源保持，SRAM 单元可以无限期地保存数据，无需刷新。

• 优点与缺点：

  • 优点：访问速度快，延迟低。
  • 缺点：占用硅面积大，成本高，存储密度低。
  • 使用场景：主要用于高速缓存（Cache）等对速度要求极高但容量要求不大的场合。

1.2 DRAM 的工作方式

• 基本原理：
  DRAM（动态随机存储器）采用一个存储电容和一个访问晶体管组成单元。电容中存储的电荷表示 1 或 0。由于电容中的电荷会随时间漏失，所以存储单元必须定期刷新才能维持数据。

• 优点与缺点：

  • 优点：结构简单、密度高、成本低，适于构成大容量主存。
  • 缺点：访问速度较 SRAM 慢，需要周期性刷新。
  • 使用场景：现代主存储器基本均采用 DRAM。

---

2. DRAM 的刷新机制与地址引脚复用技术

2.1 DRAM 的刷新机制

• 刷新原因：
  DRAM 单元依靠电容存储数据，而电容会随着时间漏电，为防止数据丢失，必须定期重充（刷新）。

• 刷新方式：

  • 自动刷新（Auto Refresh）：内存控制器周期性发出刷新命令，对每一行依次激活、读取、重写。
  • 自刷新（Self Refresh）：在低功耗模式下，DRAM 芯片内部完成刷新，无需外部控制信号。

• 刷新周期：
  一般要求整个 DRAM 芯片内所有行在 64ms 内至少刷新一次，即每行刷新间隔为
  $$T_{\text{row}}=\frac{64\text{ms}}{\text{行数}}$$

2.2 DRAM 的地址引脚复用技术

• 目的：
  为了降低芯片的引脚数量和封装成本，DRAM 采用地址复用技术，将行地址和列地址通过同一组引脚逐次输入。

• 工作流程：

  1. 行地址传送：
     • 将行地址先通过地址总线传送，然后利用 RAS（Row Address Strobe）信号锁存行地址。
  2. 列地址传送：
     • 接着同一地址总线传送列地址，再通过 CAS（Column Address Strobe）信号锁存列地址。

• 效果：
  对于一个有 $$2^n$$ 行和 $$2^m$$ 列的 DRAM 芯片，若不采用地址复用则需要 $$n+m$$ 个地址引脚；复用后只需 $$\max ($$