- 博客(1)
- 收藏
- 关注
原创 Error (10663): Verilog HDL Port Connection error at rom_ctrl.v(64): output or inout port “q“ must be
原因:连接模块端口的中间变量应该使用wire类型,而不是reg类型。
2022-10-30 21:06:36
6628
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人