- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog习题作业
3、已知clk50m为50MHZ的时钟信号,试写出verilog代码,控制4个led灯以1s的频率从左往右循环点亮。设计一个开关,当开关接通时正常显示,开关断开时led灯熄灭。1、设计一个带有使能信号，异步清零和异步置数（置数为99）信号的模100计数器。使能开关en，异步清零信号clr，异步置数信号load。2、写出下表的Verilog代码。
2024-04-15 09:41:21
127
1
原创 Verilog有限状态机设计
过程1（除全灭）一共有18/2=9个状态，过程2亦有9个状态，再加上2个全灭状态（这两个状态并不相同，因为其下一状态不是同一个状态），一共20个状态。2、控制18个led灯从两边往中间逐个亮后全灭，再从中间往两边逐个亮后全灭，循环执行上述过程。3、3个always，分别实现当前状态的更新cs、下一个状态的更新以及输出的更新。四、“101”序列检测器的Verilog描述。1、控制4个led灯从左往右顺序循坏点亮。2、定义状态存储变量cs,ns。六、有限状态机的设计要点。二、 有限状态机的分类。
2024-04-15 09:10:49
442
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人