DP读书：《半导体物理学（第八版）》（八）表面态与接触势垒的关系 AND 二元系共晶相图

表面态与接触势垒的关系

8.1 表面态

表面态是指在实际半导体材料中，由于边界的存在，在半导体表面处由于外部没有原子与表面硅原子结合，导致表面的硅原子存在未配对的电子，即未饱和的键。这种键称为悬挂键。受表面悬挂键的影响，在靠近半导体表面的禁带中，会出现一些允许载流子存在的能级，这些能级被称作表面能级，也称为表面态。

表面态分为施主表面态和受主表面态：

1. 施主表面态：

   • 当能级被电子占据时，呈电中性。
   • 可释放电子呈正电性。

2. 受主表面态：

   • 当能级空着时，为电中性。
   • 可接收电子呈负电性。

8.2 表面态对接触势垒的影响

表面态对接触势垒的影响主要体现在以下几个方面：

1. 势垒高度调整：表面态的存在可以影响半导体表面的电势分布，进而改变金属与半导体接触时形成的势垒高度。这会影响电子从金属到半导体的传输效率。

2. 势垒形状变化：表面态能级的存在可以改变势垒的形状，使得势垒更加陡峭或平缓。陡峭的势垒不利于电子传输，而平缓的势垒则有利于电子的隧穿效应。

3. 表面电荷分布：表面态的电荷状态（正电性或负电性）会影响半导体表面的电荷分布，从而影响金属与半导体之间的电场分布和接触电势差。

4. 界面态影响：表面态与界面态（金属与半导体界面处的电荷状态）相互作用，共同影响接触势垒的性质。界面态的电荷状态也会影响半导体表面的电势分布和势垒高度。

5. 载流子浓度变化：表面态能级的存在可以影响半导体表面的载流子浓度，进而影响半导体与金属接触时的电流传输特性。

表面态对接触势垒具有显著的影响，通过控制表面态的特性和数量，可以有效地调整和改善半导体器件的性能和稳定性。在半导体器件的设计和制造过程中，需要充分考虑表面态的影响，并采取相应的措施来优化表面态的特性和分布。

---