基于FPGA的数字电子钟的设计与实现

1. 系统顶层模块设计

 

1. 系统功能

基本功能：实现秒、分钟、小时、星期的计数，分频，时分秒检测时钟选择，实现8位数码管显示计数结果。

拓展功能：“6，9”补全，时钟暂停，时钟清零，时钟加杠，星期，整点报时，秒表        的计时、暂停和清零，手动校时，切换模块，按键消抖。

1. 设计思路

本项目大致分为八个模块，分别为计时模块，秒表模块，分频模块，频率选择模块，动态显示模块，位选模块，消抖模块，多种计数器模块等。

设计思路如下：