m0_74332858的博客

原创 浅谈Verilog HDL——FIFO

关于FIFO的工作原理你可以把它想象一条排队等待购票的队伍，按照FIFO原则，最早到达的人将首先购得票，而最后到达的人将需要等待前面的人完成购票后才能进行。这意味着最先进入队列或缓冲区的数据项将首先被处理或者检索，而最后进入的数据项将会被保留在队列的末尾，等待处理。同步FIFO：使用同一个时钟驱动，我们通常使用这个同步FIFO实现数据缓冲、不同位宽之间的数据传输......而异步FIFO则可以在不同时钟的情况下实现不同模块之间的数据传输（同步FIFO的PLUS版)。