使用Quartus固化FPGA程序时失败的解决方案

最新推荐文章于 2025-03-18 09:50:39 发布

lisyen 黎

最新推荐文章于 2025-03-18 09:50:39 发布

阅读量1k

点赞数 9

文章标签： fpga开发

本文链接：https://blog.csdn.net/m0_74349077/article/details/137179111

版权

一位初学者在尝试FPGA固化程序时遭遇连续失败，问题出乎意料地在于一个未勾选但依然影响固化的隐藏文件。删除该文件后，操作顺利成功。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

初学FPGA，固化程序的时候一直失败

最后发现居然是这个文件的问题，即使没有勾选，也会导致固化失败

把它删掉后一下子就成功了

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

lisyen 黎

关注关注

9
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

FPGA 学习笔记：解决FPGA程序固化重新上电程序不运行的问题

坚韧与专注

10-02

1万+

FPGA 学习笔记：解决FPGA程序固化重新上电程序不运行的问题

Xilinx MIG IP核app_wdf_rdy信号一直为低

m0_46498597的博客

12-16

3318

1.1 Xilinx MIG IP核app_wdf_rdy信号一直为低 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx MIG IP核app_wdf_rdy信号一直为低； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）

参与评论您还未登录，请先登录后发表或查看评论

Quartus II 13.1——固化程序到flash中失败

cybrave的博客

05-26

1681

Quartus下载程序时固化程序到Flash中失败——解决办法。

ZYNQ(FPGA)（工具vivado）程序固化流程以及程序更改后重新固化失败的一些注意事项，以固化到SD卡为例。

最新发布

2301_79666750的博客

03-18

433

fpga的程序不和32一样，程序掉电会丢失，因此需要固化。可以将程序选择性的固化到FPGA的FLASH或者SD卡中，这样就做到了掉电程序不丢失，上电程序随之启动。4.注意如果更改了代码重新生成的比特流文件，之前导出过一次硬件平台，这次导出的时候就要换回原来的顶层文件，重新生成一下比特流文件，即重新编译一下再导出。9.最终生成BOOT.bin文件，将此文件添加到sd卡，选择SD卡启动方式，就实现了SD卡启动。言归正传：使用vivado，先按照流程编译，生成bit文件。6.创建FBSL文件即固化启动文件。

使用米联客FPGA开发板固化程序失败

迷茫前进的蜗牛

07-04

1466

米联客开发板固话程序失败问题

FPGA固化程序出现FIFO写数据失败问题

wgm1996的博客

03-16

3106

在FPGA调试中碰到一个问题，使用读时钟和写时钟分别对一个FIFO进行读写，在烧bit在线调试的时候功能正常，但固化程序断电重启后，发现对FIFO进行写数据时FIFO的empty信号一直为1，说明FIFO一直是空的，但写数据使能一直为1，说明数据没有被写到FIFO中。经过网上搜集资料发现，FIFO复位的时候有个需要注意的地方，就是复位信号与写时钟必须同步，不然就可能会出现问题， ...

xilinx FPGA XC7A35T固化flash无法正常启动.doc

02-28

本文档简述了实际调试Xilinx FPGA的过程中遇到了flash无法正常加载的一种情况。这里遇到的是FPGA下载bit文件完全正常，SPI flash能够正常下载，但是不能正确加载的情况。

解决FPGA固化到FLASH程序不运行的问题

qq_52348250的博客

05-14

4817

将自己调试的两个工程合并以后发现直接下载.bit文件和.bin文件都可以正常运行期望的逻辑，但是固化到FLASH中发现程序根本不运行。，查了很多资料都没解决，重新生成文件也不能解决问题，最终发现这篇博客解决了我的问题，问题根源在于没有配置SPI。

Altera FPGA程序固化

阿群的笔记(同步备份自简书)

01-08

987

转载自CSDN博客： https://blog.csdn.net/yuan_hust/article/details/75269111 Altera FPGA程序固化对MCU进行烧写程序，程序固件被写入MCU的片上存储器ROM中，现代大部分MCU的片上存储器ROM为FLASH存储器，可以实现掉电保持数据，所以可以掉电程序不丢失。而对于Altera和Xi...

【FPGA基础】基于Quartus Prime 17.1 的FPGA开发流程

悟已往之不谏知来者之可追

12-08

2319

文章目录概述一、建立工程STEP #1STEP #2STEP #3STEP #4STEP #5STEP #6二、设计输入三、分析和综合三、功能仿真STEP #1 编写测试激励文件STEP #2 设置仿真脚本STEP #3 启动仿真STEP #4 仿真结果分析STEP #5 综合与布局布线STEP #6 时序仿真概述科学合理的 FPGA 设计流程是为了更加直观地展示一个完整的设计流程，本节以一个基础的实验——二选一选择器，来介绍完整的 FPGA 设计开发流程。良好的文件夹设置以及工程管理是学好 FPG

FPGA IP核设计：快速、集成化与高便捷性解决方案

硬核是固化在FPGA芯片内部的预设计硬件模块，例如DSP模块、CPU核心或专用的协议处理器。硬核的性能通常比较高，但不具有灵活性。 2. **软核（Soft IP）**：软核是以HDL代码形式提供的IP核，它需要在FPGA上进行...

Q1_板卡连接JTAG导致固化程序启动失败.docx

07-28

Q1_板卡连接JTAG导致固化程序启动失败.docx

FPGA固化流程

11-02

使用vivado工具生成mcs文件，把生成的mcs文件固化到flash中，然后重新上电，不需要烧写bit文件

QuartusII错误汇总

12-08

QuartusII 应用文档，找了很久才找到！

【Quartus II 9.0存储解决方案】：RAM和ROM集成的最佳实践

![Quartus II](https://img-blog.csdnimg.cn/cd00f47f442640849cdf6e94d9354f64.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1...本文旨在为FPGA设计人员提供关于RAM与ROM在Quartus

Quartus II 13.0与Python设计模式：FPGA SOPC开发实战

"小梅哥FPGA团队提供的一份关于FPGA SOC Sopc设计...这份教程是针对FPGA开发者的宝贵资料，不仅教授了SOPC设计的基础知识，也涵盖了具体工具的使用和实战技巧，特别强调了在实际开发过程中可能遇到的问题及其解决方案。

关于FPGA程序固化的问题

weixin_30697239的博客

04-25

392

主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式： AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持 Cyclone系列。使用Altera串行配置器件来完成。Cyclone期间处于主动地位，配置期间处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入...

FPGA通过JTAG固化到EPCS芯片时无效的一些解决

qq_31125131的博客

07-07

1729

最近使用ALTERA公司的cyclone Ⅳ E系列EP4CE22芯片时，因为仅有JTAG口遇到一些固化的问题，总结如下一些经验：首先可以在上图看一下fpga都有哪些程序配置的方式：（网上资料都是抄来抄去，符合自己芯片的比较难找到，这里顺带贴一下我找的有详细内容的手册名字：）图中AS模式代表使用用串行配置芯片配置fpga，也就是EPCS的flash芯片需要的配置模式，Decompress代表芯片支持使用compress压缩的编译文件，可减小文件大小（在quartus中设置）。其它模式需要的话查读但

FPGA 程序固化的问题

IT菜鸟

02-04

8772

此文转载于：http://www.cnblogs.com/feng-bxr/articles/2469718.html 主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式： AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持 Cyclone系列。使用Altera串行配置器

quartus ii cyclone

01-14

### Quartus II Cyclone FPGA 开发工具使用教程与文档 #### 工具安装与环境设置对于基于Quartus II 13.1版本以及Cyclone IV E系列的EP4CE6E22C8开发板的工作环境，确保已正确安装并配置了必要的软件和硬件组件[^1]。 #### 创建工程项目及仿真测试在启动任何设计之前，在Quartus II环境中建立新的项目，并完成初步的设计输入、编译流程直至功能仿真的验证过程。这一步骤至关重要，它不仅有助于确认设计方案的有效性，也为后续的实际物理实现打下了坚实的基础。 #### 配置管脚分配当涉及到具体的应用场景时，合理规划I/O资源是非常重要的环节之一。通过【Assignments】下的【Device...】选项可以访问到用于指定特定引脚用途的功能界面，从而满足不同应用场景的需求[^2]。 #### 将程序存储至Flash中为了使得FPGA能够在断电重启后依然保持上次加载的状态，通常会选择把最终生成的目标文件(SOF)转化为适合于内部或外部非易失性存储器编程的形式(JIC)，再利用专用工具将其写入相应的闪存器件内。此操作涉及几个关键步骤： - 利用File -> Converting Programming File命令打开转换向导； - 设置目标为JIC格式的同时指明所使用的配置设备型号； - 加载待处理SOF文件作为源材料； - 执行Generate动作来产出可用于烧写的成品文件； - 接着切换至Programmer视图准备实际传输工作； - 清除先前存在的配置项以免造成混淆； - 增加新产生的JIC条目进去列表里边； - 确认无误之后点击Start按钮实施整个下载流程； - 完毕后适当重置电路板让更改生效[^3]。 #### 获取官方资料和支持服务 Intel(原Altera)提供了丰富的在线支持渠道和技术文档库供开发者查阅学习，包括但不限于用户手册、应用指南、视频课程等内容形式。建议定期访问官方网站获取最新资讯和技术更新通知。 ```bash # 访问Intel FPGA官网以获得更多信息 https://www.intel.com/content/www/us/en/programmable/products/dev-tools/quartus-prime.html ```