- 博客(12)
- 收藏
- 关注
RSS订阅原创 数电练习十二：Verilog语言实现“24秒计数器”功能及对应testbench
这个24秒计数器不是只计数，要先计数然后再显示出来（用集成七段显示器）。所以要实现两个功能，一个是24计数，一个是集成七段显示译码器，也就是74HC4511，这个可以参考之前的帖子。
2025-10-12 21:05:44
268
原创 数电练习十一：Verilog语言实现“16选1数据选择器”功能及对应testbench
数据选择器电路如图所示，需要用到74HC151，同样要先编译74HC151，详情看之前的帖子。
2025-10-12 21:04:48
244
原创 数电练习十：Verilog语言实现“5线-32线译码器”功能及对应testbench
译码器电路如图所示，需要用到74HC138和74HC139两种译码器，所以这两个需要先编译实现，详情看之前的帖子。
2025-10-12 21:04:10
311
原创 数电练习九：Verilog语言实现74HC139功能及对应testbench
74HC139是2-4线译码器，真值表如下图： 对应输出结果公式： 3.testbench测试代码4.得出的波形给出样例图：OK！主包的交流探讨就到这里，如果有什么需要补充的，欢迎评论让主包补充。
2025-10-11 13:02:15
310
原创 数电练习七：Verilog语言实现74HC194功能及对应testbench
74HC194是一个4位双向移位寄存器，这是主包觉得功能很高级的一个（主包见识少）。但主包很不明白为什么要有两个D（D1和D0），因为他们并不会同时工作，为什么不直接设置一个D呢？主包在课程书本中没有找到这个的真值表，但是网上有。
2025-10-11 13:00:26
552
原创 数电练习五：Verilog语言实现74HC4511功能及对应testbench
74HC4511是常用的集成七段显示译码器，这里留一个问题，图中的电阻有什么作用呢？真值表如下图：因为真值表太大，同时方便解释功能，所以按照功能拆开介绍。上面为使能部分有效时，对于显示字形的作用。下面为全部都是0熄灭状态。
2025-10-01 12:12:53
497
原创 数电练习四：Verilog语言实现74HC283功能及对应testbench
74HC283是4位超前进位加法器。加法器是在数据处理中非常重要的，所以有非常广泛和频繁的应用，加法器的类型也特别多，超前进位就是其中的一种。超前进位在普通的基础上提高了计算速度：设计出 进位信号产生信号，当输入每位的加数和被加数时，同时得到该位全加的进位信号，这样就不需要等待低位的进位信号，可以节省时间。当然，通过各种手段实现的加法器，还是加法器。
2025-10-01 10:42:42
366
原创 数电练习三：Verilog语言实现74HC151功能及对应testbench
功能测试是非常考验你思考是否全面的，很可惜主包经常不会思考很全面，所以欢迎批评指正！主包的交流探讨就到这里，如果有什么需要补充的，欢迎评论让主包补充。
2025-09-30 19:23:06
387
原创 数电练习二：Verilog语言实现74HC85功能及对应testbench
74HC85是一个四位数值比较器。输入输出1000101000101000101000100014位比较器与2位比较器原理相同，先比较最高位，如果不相等，则该位的比较结果作为两数的比较结果。如果最高位相等，则再比较次高位，以此类推。原本学习的74HC85是这样的，但是还有一部分是这样的，在原基础上加了三个输入量（I[2:0]）：当比较的数值相同时，输入的I将起作用。数值相等时的输入输出100100010010100。
2025-09-30 19:22:02
186
原创 数电练习一：Verilog语言实现74HC138功能及对应testbench
输入输出11111111111111111101111111110000001111111100001101111111000101101111110001111101111100100111101111001011111101110011011111101。
2025-09-30 19:19:47
365
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人