帮助学生掌握一位全加器的实现逻辑,掌握多位可控加减法电路的实现逻辑,熟悉 Logisim 平台基本功能,能在 logisim 中实现多位可控加减法电路。
实验内容
第1关:8位可控加减法电路设计
第2关:CLA182四位先行进位电路设计
第3关:4位快速加法器设计
第4关:16位快速加法器设计
第5关:32位快速加法器设计
第6关:5位无符号阵列乘法器设计
第7关:6位有符号补码阵列乘法器
第8关:乘法流水线设计
第9关:原码—位乘法器设计
第10关:补码—位乘法器设计
第11关:MIPS运算器设计