自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(18)
  • 收藏
  • 关注

原创 verilog之分频器

基础分频器的知识

2026-06-06 00:17:43 271

原创 模拟电路之LDO(电源管理)

LDO是low dropout regulator低压差线性稳压器。本文简单介绍了ldo的结构和功能实现,以及部分bandgap电路知识。

2026-06-01 23:57:16 249

原创 FSM serial

【代码】FSM serial。

2026-05-13 15:31:27 241

原创 HDLBits writing testbench

实例化,括号内为端口名(比如一个需要实例化的模块的端口),括号外为信号名(与端口连线的信号),名字可以不一样。时,仿真器需要把这个值“存”起来,直到下一个赋值语句(比如 10ns 后)去改变它。:它只能用于仿真(Testbench),不能烧录到 FPGA 或芯片硬件中。:从仿真时间 $t=0$ 开始执行,按顺序执行完块内的语句后就停止。在测试平台(Testbench)中,我们通常需要在。想象成一个“具有记忆功能的变量”。块,它们会在 $t=0$ 时刻。块内被赋值的,它就必须声明为。块中手动给信号赋值。

2026-05-11 17:47:29 386

原创 Verification Sim/circuit1

看这个waveform,看q,第一个高电平:a,b,c,d全是1;第二个高电平:a,b低电平,c,d高电平;第三个高电平:a,c -->0,b,d--->1;观察可以发现,这就是一个与门。

2026-05-11 00:23:14 340

原创 HDLBits verification

这个让我们改善的电路是由三个mux2组成一个mux4电路,可以先看个位的数值来选择a还是b,接着看十位的数值是选择c还是d,接着看十位的数值是不是1来选择结果1还是结果2,这里的问题是首先这个每个mux的输出没有定义它的位宽,另外一个原因是实利化的名字和输出的名字相同,引发了歧义。(mux0不知道是导线还是实利的名称).这边首次是位宽不对,然后进制不对,赋初值不可以在定义的时候赋值。的名称必须互不相同。

2026-05-09 22:43:31 218

原创 Exams/review2015 count1k

Build a counter that counts from 0 to 999, inclusive, with a period of 1000 cycles. The reset input is synchronous, and should reset the counter to 0.代码如下,就是在每个posedge加1,然后等待q == 999再恢复成0,代码如下: Exams/review2015 shiftcountThis is the first component i

2026-05-07 23:55:30 404

原创 Exams/2014 q3c

有限状态机设计

2026-05-06 18:08:51 365

原创 HDLBIts FSM(2)

verilog fsm

2026-05-04 23:51:33 291

原创 HDLBits FSM

HDLBIts

2026-05-04 02:26:15 366

原创 Fsm serial HDLBits

Fsm serial HDLBits

2026-05-02 15:16:07 345

原创 Fsm ps2data HDLBits

Fsm ps2data HDLBits

2026-05-01 15:51:32 197

原创 FSM_ps2 HDLBits

verilog fsm的设计

2026-05-01 14:47:17 355

原创 FPGA LFSR设计(定义sub module)

【代码】FPGA LFSR设计(定义sub module)

2026-04-04 14:25:00 29

原创 count clock

【代码】count clock。

2026-04-03 00:19:29 49

原创 HDL countbcd

【代码】HDL countbcd。

2026-04-02 22:35:04 27

原创 FPGA.html

markdown language

2026-03-19 01:20:58 199

原创 计算机等级考试二级备考

8.数据类型转换:整型、实型和字符型数据可以进行混合运算,在进行运算时,一般类型的数据先转换成标准类型的数据,不同类型的数据要先转换成相同类型的数据,转换规则如下表所示。后缀表达式:不包含括号,运算符放在两个运算对象的后面,所有的计算按运算符出现的顺序,严格从左向右进行(不再考虑运算符的优先规则,如:2 1 + 3 *这道考的是强制类型转换,(int)(x+y)和(int)x+y是不同的两个概念,并且强制类型转换并不改变变量原有的值,只是得到一个中间值。,&&和||,逻辑运算符与其他运算符的关系。

2023-08-25 17:21:49 151 2

存储器(Memory).md

存储器(Memory).md

2026-03-22

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除