计算机组成原理：免挂版简易复习手册（一）

前言

黑月是否嚎叫？

一. 概述

二. 运算方法和运算器

三. 存储器及存储系统

1.脑图

2.补充

1.地址映像方式：
				1.1.全相联：主存中任何一块可与cache中任何一块结合。
					格式相同——>块号+块内地址
				1.2.直接映像：将主存分区，每个区与cache一样大，每个区再分块，块数与cache相同，x块连x块。
					主存格式——>区号+块号+块内
					cache格式——>块号+块内
				1.3.组相联：主存分区，区内分组，组内分块；cache分组，组内分块。主存每个区的x组只能连cache的x组，组内块可自由结合。
					主存格式：区号+组号+块号+块内
					cache：组号+块号+块内

2.cache写操作：
				2.1.通过式法：同时存入主存和cache
				2.2.标志交换法：暂时写入cache，若有修改，则一次性写入主存
				2.3.仅写入主存法：直接写入主存，将cache有效位置0，则相当于cache中无此数据
			
3.扩展法：
				3.1.位扩展（位并联法）：将多个存储器芯片并联，若每个为8k*1位，则总体为8k*n*1位
				3.2.字扩展法（地址串联法）：若单个为8k*8位，则总体为n*8k*8位

4.刷新：
				4.1.集中式：在整个周期的后半段集中刷新，死时间长
				4.2.分散式：将一个存储周期分为两半，一半读/写一半刷新，没有死时间，但刷新过于频繁而影响速度
				4.3.异步式：是前两者的折中，思路是只要在要求的时间内完成所有行的刷新即可，则只需要刷新周期除以行数则可以算出刷新间隔。

5.地址译码器：
				5.1.单译码：n条线——>2的n方个状态以及地址
				5.2.双译码：2*2的（n/2）条线，可表示2的n方个状态；所需要的地址线少了一半

6.sram与dram区别：
				sram：非破坏性读取、集成度低，价格高、速度快、双稳态触发器原理
				dram：破坏性读取 、集成度高，价格低、速度慢、电容存取电荷原理

7.存储体是存储单元的集合
8.刷新是按行刷新。

四. 指令系统

1.脑图

2.补充

1.指令就是指挥计算机执行某种操作的命令
2.操作码扩展：
						2.1.方法：从操作码向地址码借位，用1填充
						2.2.作用：缩短指令平均长度，减少程序的总行数

3.指令寻址方式：
						3.1.顺序寻址方式：就是按照指令地址顺序执行,pc自增
						3.2.跳跃寻址方式：下一条指令的地址由本指令修改pc给出

4.操作数的寻址方式：		
							形式地址就是指令字结构中给定的地址量
					    4.1.隐含寻址方式：地址隐含在指令之中，而不明显指出
					    4.2.立即寻址方式：指令的地址码直接给出操作数	——>不能修改，但执行时间短——>EA=A
					    4.3.寄存器寻址方式：地址字段给出的是寄存器地址，操作数放在寄存器之中
					    4.4.直接寻址方式：地址码给出的就是操作数的地址，又分为寄存器直接和存储器直接；——>EA=A
					    4.5.间接寻址方式：地址字段给出的是地址的地址——>EA=(A)
					    4.6.PC相对寻址方式：地址码字段给出偏移量，与pc中所存的当前执行指令的地址相加，可得出操作数有效地址——>EA=(PC)+A
					    4.7.基址寻址方式：使用了一个基址寄存器，与地址码给出的偏移量相加得到有效地址；只有指令偏移量可以变化——>EA=(RB)+A
					    4.8.变址寻址方式：与上一个类似，但寄存器和指令偏移量都可以变化

五. 中央处理器

1.脑图

2.补充

1.寄存器之间传送信息的通路，称为数据通路

2.计算机的工作过程：加电-产生reset信号-执行程序-停机-停电

3.一个指令周期=n个cpu周期=m*n个时钟周期；一条指令的取出阶段需要一个cpu周期

4.时序信号的基本体制是电位-节拍脉冲体制

5.时序信号产生器就是用逻辑电路实现控制逻辑，产生指令周期控制信号的部件

6.cpu控制方式：
			6.1.同步：任何情况下给定的指令的机器周期数和时钟周期数都是完全一致的，固定不变
			6.2.异步：每条指令的指令周期都可以由任意个机器周期组合，也可以由回答信号给出
			6.3.联合：前两者的折中，大部分是固定的，少部分难以确定时间的由回答信号来决定

7.RISC是精简指令集基本思想是注重提高基本指令的效率，减少基本指令执行的所需周期数
			

六. 系统总线

1.脑图

2.补充

1.连接方式：
			1.1.单总线结构：就是一根线，连接所有，有可能导致很大的时间延迟
			1.2.双总线结构：在cpu和内存之间加了一条高速存储总线，减轻了系统总线的负担
			1.3.三总线结构：在双总线的基础上，增加了I/O总线，使外围设备与存储器直接交换数据而不用经过cpu，提高了整个系统的效率
			
2.信息传送方式：		
			2.1.串行传送：传送是低位在前，高位在后——>发送时的变换叫拆卸，接收时叫装配——>成本低
			2.2.并行传送：以增加传输线为代价，同时传送所有的位，提高了速度
			2.3.并串行传送：一个字节有八位，字节之间并行传送，字节内部串行传送	

3.集中式控制方式：
			3.1.链式查询：发送信号在总线上串行流动，当设备接口有请求，则信号停止，接口获得使用权。——>优点是需要的线少，缺点是优先级固定，并且一个接口坏了会影响之后的所有接口
			3.2.计数器定时查询：优先级可变，计数可以从上一个终止点开始；以增加线数为代价
			3.3.独立请求：每个设备都有单独的请求和响应线，优先级可变——>优点是确定设备所需的时间短，缺点是增加了控制线数。

七. I/O系统

理论

1.现代计算机系统可分为运算处理子系统、I/O子系统、通信网络子系统三部分

2.信息交换的控制方式：
			2.1.程序查询方式：cpu逐个询问设备状态——>简单经济效率低
			2.2.程序中断控制方式：设备提出请求，由cpu执行
			2.3.直接内存访问方式（DMA）：设一个中断控制逻辑，数据传送过程中不再需要cpu

3.中断：计算机由任何非预期的急需处理的情况而引起的cpu暂时暂停现行程序，转而执行某一服务程序来处理这个情况，等处理完毕后又转回之前的程序的这一整个执行步骤。

4.响应中断的条件：中断源有中断请求、cpu允许接收中断请求、一般情况下，等一条指令执行完毕后才可以响应中断

5.中断分类：
			5.1.关中断：cpu出于不可响应中断状态
			5.2.内中断：发生在主机内部
			5.3.外中断：人为干预或外部设备请求等造成的强迫中断
			
6.判别中断的条件：
			6.1.查询法：逐个检查标志位——>设备多时，速度慢
			6.2.串行排队链法和向量中断：具有公共请求线，并依次排队
			6.3.独立请求法：每个设备独立请求中断，速度快，但逻辑复杂且线多

7.DMA：
			7.1.概念：是一种完全由硬件执行I/O传送的工作方式
			7.2.传送方式：
						7.2.1停止cpu访问内存：cpu收到dma请求后，便无条件放弃总线控制权——>cpu的工作会受到明显的延误
						7.2.2.周期挪用方式：cpu让出几个存储周期，但如果访问主存冲突，则I/O优先级高于cpu
						7.2.3.cpu与dma交替访问内存：分时。

后记

正为金羽歌颂破晓之时