技术联盟

好好学习天天向上(qq:371079191)

排序:
默认
按更新时间
按访问量

ZYNQ平台学习--(5)设备树生成

Device Tree是一种描述硬件的数据结构,由一系列被命名的结点(node)和属性(property)组成,而结点本身可包含子结点。所谓属性,其实就是成对出现的name和value。在Device Tree中,可描述的信息包括(原先这些信息大多被hard code到kernel中):CPU的数...

2018-05-04 16:47:27

阅读数:95

评论数:0

ZYNQ平台学习--(4)内核编译

内核编译的步骤如下: 1. 获取内核源码,解压缩到本地后,使用命令行进入文件夹。 $ tar -xvzf linux-xlnx.tar.gz $ cd linux-xlnx 2. 获取开发环境对应版本。 $ git checkout xilinx-v2015.4.01 3. 设置路径,在编译过程中...

2018-05-04 16:46:27

阅读数:69

评论数:0

ZYNQ平台学习--(3)u-boot编译

1.BOOT.bin介绍映像文件BOOT.BIN一般包括:FSBL,Bitstream和SSBL这三个文件,其中Bitstream是配置PL端程序,是可选项,在制作Linaro系统的时候并不需要。FSBL是first stage boot loader,文件的制作需要使用Vivado环境;SSBL...

2018-05-04 16:45:42

阅读数:68

评论数:0

ZYNQ平台学习--(2)生成FSBL

1.ZYNQ启动流程ZYNQ是一个可扩展处理平台,可以看成一个有FPGA外设的A9核处理器。它的启动流程自然也和传统的ARM处理器类似。 ZYNQ支持从多种设备启动,包括JTAG,NAND,parallel NOR,Serial NOR (Quad-SPI),以及SD卡。通过几个特殊的MIO引脚的...

2018-05-04 16:43:52

阅读数:73

评论数:0

ZYNQ平台学习--(1)新建工程

1.建立工程打开Vivado软件,在欢迎界面点击 Create New Project,即可新建工程。如图1所示,点击Next。 图1 新建工程输入工程名和工程位置,并勾选Create project subdirectory,然后点击Next,如图2所示。 图2 工程设置选择RTL Projec...

2018-05-04 16:42:03

阅读数:83

评论数:0

Vivado自定义IP封装流程

一,概述将已有的FPGA功能模块封装成IP,方便在Vivado中使用。为了增加通用性,使用AXI4-Lite总线作为控制总线,使用AXI4-Stream总线作为数据流总线。二,IP封装流程在Vivado工程中,选择菜单栏中的Tools,然后再下拉菜单中选择Creat and Package IP…...

2018-05-04 16:40:41

阅读数:39

评论数:0

Zynq设备树教程(一)

此教程的目的本教程是针对Xilinx' Zynq-7000 EPP设备(一个集成了FPGA的ARM Cotex-A9)写的,但其中的概念适用于所有使用了设备树的Linux内核。本文使用Xillinux发行版为例,该发行版运行于Zedboard硬件上。设备树有什么好处设想一下:bootloader刚...

2018-05-04 16:27:23

阅读数:23

评论数:0

简洁明了的插值音频重采样算法例子 (附完整C代码)

近一段时间在图像算法以及音频算法之间来回游走。经常有一些需求,需要将音频进行采样转码处理。现有的知名开源库,诸如: webrtc , sox等,代码阅读起来实在闹心。而音频重采样其实也就是插值算法。与图像方面的插值算法没有太大的区别。基于双线性插值的思路。博主简单实现一个简洁的重采样算法,用在对采...

2018-04-04 14:41:48

阅读数:244

评论数:2

SPEEX重采样分析(一)

简介算法速度快SIMD(SSE)指令支持低内存高质量该算法是基于最原始的重采样算法:   Smith, Julius O. Digital Audio ResamplingHome Page   Center for Computer Research in Music and Acoustics...

2018-04-03 17:40:10

阅读数:130

评论数:0

BT标准文档-Broadcasting service (television)

http://www.itu.int/rec/R-REC-BT/enBT.266Phase pre-correction of television transmitters  Note - Suppressed on 27/01/2012 (CACE/558)BT.417Minimum fiel...

2018-04-03 08:29:25

阅读数:60

评论数:0

实现的pcm采样率转换(方法2)

ACM实现采样率转换    在音频的处理中,采样频率的转换是经常碰到的问题,比如输入44.1k,要求输出48k,或者相反从48k转换到44.1k。表面上看来,只是增加或减少采样点而已。其实不然。如果只是简单地从时间域上进行采样点的增减,必然导致原有波形的改变,从而声音失真,严重的时候更是不堪入耳。...

2018-01-26 14:42:29

阅读数:183

评论数:0

ffmpeg实现的pcm采样率转换(方法一)

// pcm_sample_cvt.cpp : 定义控制台应用程序的入口点。 // #include "stdafx.h" #include #include #include #include #include extern "C" ...

2018-01-26 14:36:36

阅读数:567

评论数:0

x86 x64 IA64的关系和区别

系统有x64,x86与ia-64三种版本之分,分别用于不同的CPU。较老的CPU只能安装x86版的系统,也就是我们常见的32位系统。因为微软的缘故,32位系统在过去的很长一段时间内,占据着桌面计算机的主流地位。64位系统能够在较新的x86-64架构的CPU上运行。而ia-64则只能运行于INTEL...

2017-09-15 11:46:17

阅读数:402

评论数:1

PCB电路板单点与多点接地有什么区别

接地为防止触电或保护设备的安全,把电力电讯等设备的金属底盘或外壳接上地线;利用大地作电流回路接地线。。在电力系统中,将设备和用电装置的中性点、外壳或支架与接地装置用导体作良好的电气连接叫做接地。接地的功用除了将一些无用的电流或是噪声干扰导入大地外,最大功用为保护使用者不被电击,以 UPS 而言,有...

2017-08-24 08:26:21

阅读数:898

评论数:0

使用EasySYS搭建驱动开发基本框架

提供EasySYS的下载地址:http://bbs.pediy.com/showthread.php?p=956643,看雪上有提供下载,自行百度。EasySYS你能够帮我们快速的搭建驱动的开发框架,省去了我们写基本框架代码的时间,但是我个人不太喜欢用它来搭建驱动开发框架,感觉里面的代码风格不喜欢...

2017-08-24 08:24:34

阅读数:343

评论数:0

VC#版DirectX开发入门详解

一 首先需要安装DirectX SDK,可在http://download.microsoft.com/download/F/1/7/F178BCE4-FA19-428F-BB60-F3DEE1130BFA/DXSDK_Feb10.exe下载也可在我的网盘下载:http://pan.baidu.c...

2017-08-22 16:17:49

阅读数:305

评论数:0

IPMB接口协议总结

智能平台管理总线(IPMB)的设计是为了在mission-critical服务器平台支持“Server Platform Management”(服务器平台管理)的,该总线也可以用来支持外围机架和非服务器系统的平台管理。IPMB协议要实现下列目标:1、支持分布式管理机制。传感器和控制器分布在各个管...

2017-08-03 10:25:10

阅读数:549

评论数:0

VC++中独立捕获按钮按下和抬起两个动作

1 由来现实世界中的按钮的动作为:按下后只要不松手就一直处于被按下状态,此时会执行开关闭合等类似的行为;松开手后,按钮抬起,执行开关断开等类似行为。VC++中默认的按钮的外观行为与物理按钮类似,也是鼠标按下后保持被按下状态,松开鼠标则自动弹起。然而问题是,按钮只会在按下-抬起 这个过程完成后才会向...

2017-07-26 16:03:09

阅读数:558

评论数:0

PCIE 设备扫描的过程

初步了解完PCI总线标准之后,我们接下来正式开始PCIe设备的漫游之旅。从我们按下PC的电源按钮开始,BIOS就接管系统控制权开始工作,它会先进行一些内存和设备的初始化工作(当然,也包括我们的PCI设备),由于商业上的原因,Phoenix等厂商的BIOS代码需要授权协议,在此,我们以另外一个款开源...

2017-07-20 11:59:04

阅读数:467

评论数:0

Verilog HDL的时钟分频(2次方分频)

verilog里实现时钟分频有很多种方法,比如用计数器计数,或状态机也行,下面我讲下自己常用的以同一个计数器的方式实现的多种2次方的分频方法。例:input clk;reg [23:0]count;clk2=count[0];//2分频clk4=count[1];//4分频clk8=count[2...

2017-07-19 17:18:53

阅读数:577

评论数:0

提示
确定要删除当前文章?
取消 删除
关闭
关闭