windows上使用iverilog+gtkwave仿真,
数电,计算机组成原理要写verilog由于我不需要编写一些大项目, 用vivado就是杀鸡用牛刀了, 不仅慢,还要配置很多地方. 于是我在网上搜索,可以使用iverlog+gtkwave命令行工具写好各个模块后,开放仿真$ iverilog -o reg *.v$ vvp -n reg -lxt2程序正常输出了, 但是没有产生vcd仿真文件, 在官网上找到答案...
原创
2018-04-07 16:00:47 ·
9374 阅读 ·
2 评论