- 博客(0)
- 资源 (8)
- 收藏
- 关注
如何用verilog写好状态机
状态机是逻辑设计的重要内容,状态机的设计水平直接反应工程师的逻辑功底,所以许多公司的硬件和逻辑工程师面试中,状态机设计几乎是必选题目。本章在引入状态机设计思想的基础上,重点讨论如何写好状态机。
2009-07-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
2009-07-19
TA创建的收藏夹 TA关注的收藏夹
TA关注的人