如何测试占空比

好久不测试占空比,快忘了,幸亏同事提醒,用15分钟的时间维度测试完占空比
1.频谱仪设置
Center Frequency
SPAN 0
RBW 8M
VBM 8M
Sweep Time 10ms ≤Sweep point*工(工为当前模式传输周期)
Sweep Mode single
Sweep point 10000
Sweep time Trace RMS 或 Sample(设备没有 RMS 检测器时)

设置方式见下图
2.读取当前频谱仪波形中的 Ton和Tof时间,计算占空比x(TON/(TON+TOFF))。
3.取10log(1/x),如图计算出来是0.3,加到功率计对应的功率上面

b78ebb46ede442e498b37b2d97231d24.png

f8a8d397eb774daa9052bdd09fa16db2.png 

be7b1cb76e7b4c57bdfc0c8f12a1257d.png 

ccd24d0e01b046da96715312673f90d4.png 

f0d3465e700f4b3da93b9b3210d77e10.png 

a37b8fbb6a4c4c27aa82068d7ad12d19.png 

35ca1283d3a94d7e97828080c68efa88.png 

9e3f36b76aa9481fa865f7da405aea99.png 

604e880b1f47425089660dae816cfd7d.png 

 

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
Verilog是一种硬件描述语言,可用于设计和实现数字电路。占空比是指周期性信号的高电平占据总周期的比例。在Verilog中,我们可以通过修改信号的上升沿和下降沿的时间来改变占空比。 要实现可调的占空比,我们可以使用计数器和比较器。首先,我们需要一个时钟信号来驱动计数器。计数器每个时钟周期将增加一个计数值。然后,将计数器的输出值与一个预定义的阈值(例如,总周期的一半)进行比较。如果计数器的输出值小于阈值,则输出一个高电平信号;如果计数器的输出值大于或等于阈值,则输出一个低电平信号。通过调整阈值,我们可以改变占空比。 以下是一个示例Verilog代码,可实现占空比为50%的方波信号: module pwm_generator( input wire clk, input wire reset, output wire pwm_out ); reg [7:0] count; real ratio = 0.5; integer threshold = 256 * ratio; always @(posedge clk) begin if(reset) count <= 0; else if(count >= 511) count <= 0; else count <= count + 1; end assign pwm_out = (count < threshold) ? 1'b1 : 1'b0; endmodule 在上述代码中,我们使用了一个8位的计数器(count)来计数输入时钟信号的上升沿。通过比较计数器的值和阈值(threshold),我们决定pwm_out信号的值是高电平(1)还是低电平(0)。 为了测试这个Verilog代码,我们可以使用仿真工具(如ModelSim),与其他模块一起进行仿真。我们可以观察pwm_out的值与输入时钟信号的变化情况,以验证占空比为50%的方波信号是否正确生成。 这就是关于Verilog占空比可调以及测试程序的回答。希望对你有所帮助!

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

matlabaverson

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值